SU930647A1 - Адаптивный дискретный преобразователь - Google Patents

Адаптивный дискретный преобразователь Download PDF

Info

Publication number
SU930647A1
SU930647A1 SU803222398A SU3222398A SU930647A1 SU 930647 A1 SU930647 A1 SU 930647A1 SU 803222398 A SU803222398 A SU 803222398A SU 3222398 A SU3222398 A SU 3222398A SU 930647 A1 SU930647 A1 SU 930647A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
analog
signal
switch
Prior art date
Application number
SU803222398A
Other languages
English (en)
Inventor
Илья Филиппович Клисторин
Александр Петрович Цуркан
Original Assignee
за вители
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by за вители filed Critical за вители
Priority to SU803222398A priority Critical patent/SU930647A1/ru
Application granted granted Critical
Publication of SU930647A1 publication Critical patent/SU930647A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Изобретение относится к импульсной технике, а именно к технике связи, 'и может использоваться в устройствах, преобразующих аналоговые сигналы в цифровой код.
Известно устройство для дискретизации сигналов, содержащее преобразователь аналог-код, коммутатор, генератор тактовых сигналов fl).
Однако сигнал на выходе известного устройства обладает значительной избыточностью.
Наиболее близким техническим решением к изобретению является устройство для передачи сообщений с адаптивной дискретизацией, содержащее последовательно соединенные коммутатор, аналоговую линию задержки и преобразователь аналог-код* причем к выходу коммутатора*подключен также формирователь оценочных значений сигнала t2).
Однако данное устройство обладает· небольшим диапазоном частот (скорос2 тей нарастания) входного сигнала и до· полнительными ошибками преобразования входного сигнала из-за дискретного характера переключения режимов работы.
Цель изобретения - повышение точности и расширение диапазона входных частот. .. ·
Поставленная цель достигается тем, что в адаптивный дискретный преобразователь, содержащий последовательно соединенные коммутатор, аналоговую линию* задержки и преобразователь аналог-код, причем к выходу коммутатора подключен также формирователь Оценочных значений сигнала, введены умножитель частоты, сумматор и вычитающее устройство, при этом выход формирователя оценочных значений сигнала подключен к входу вычитающего устройства, выход которого подключен к управляющему входу умножителя частоты, выход которого соединен с тактовым входом преобразователя аналог930647 код, а вход умножителя частоты подключен к выходу сумматора, на один вход которого подключена шина опорной частоты смещения, а второй вход соединен с входом коммутатора. 5
На чертеже приведена блок-схема предлагаемого устройства.
Преобразователь содержит последовательно соединенные коммутатор 1, аналоговую линию задержки 2 и преобразо- 10 ватель аналог-код 3, к выходу коммутатора также подключен формирователь 4 оценочных значений сигнала.
При этом выход Формирователя 4 оценочных значений сигнала подклю- »5 чен к входу вычитающего устройства 5, !выход которого подключен к управляющему входу умножителя 6 частоты, вы,ход которого соединен с тактовым входом преобразователя аналог-код 20 3, а вход умножителя 6 частоты подключен к выходу сумматора 7, на один вход которого поступает опорная частота f^^,a второй вход соединен с входом коммутатора 1. 25
Устройство работает следующим образом.
С выхода коммутатора 1 аналоговый сигнал поступает на вход формирователя 4, в котором определяется зо квадрат текущей ошибки квантования исходного сигнала. Далее квадрат текущей ошибки квантования сравнивается в вычитающем устройстве 5 с заданной заранее среднеквадратической 35 ошибкой квантования,разностьΔU поступает на управляющий вход умножителя 6. При этом где
- частота сигнала, поступающего с выхода сумматора 7; 40 а - постоянный коэффициент} Δϋ- разность квадратов текущей ошибки и заранее заданной среднеквадратичной ошибки.
В сумматоре 7 происходит суммиро- 45 вание частоты сигнала Fc и частоты смещения, что.сделано для уменьшения погрешности при уменьшении Fc до нуля, ибо при этом частота дискрет тизации F^=. F^-a-flU будет равне 0, а 50 с учетом FCM выражение для Гд принимает следующий вид FA =fFc + £м‘*и
Таким образом, с одной стороны точность предлагаемого устройства повышается за счет того, что адаптация происходит по двум параметрам, с другой стороны—за счет линейного характера управления частотой дискретизации от разности квадратов текущей ошибки и заранее заданной .

Claims (2)

  1. Изобретение относитс  к импульсно технике, а именно к технике св зи, и может использоватьс  а устройствах , преобразующих аналоговые сигналы в цифровой код. Известно устройство дл  дискретизации сигналов, содержащее преобразователь аналог- код, коммутатор, генератор тактовых сигналов tl}. Однако -сигнал на выходе известного устройства облагдает значительной избыточностью. Наиболее близким техническим решением к изобретению  вл етс  устройство дл  передач 1 сообщений с адаптй|вной дискрети.члцией, содержащее последовательно соединенные коммутатор , аналоговую линию задержки и преобразователь аналог- код. причем к выходу коммутатораПодключен также формирователь оценочных значений сиг нала t23. Однако данное устройство обладает небольшим диапазоном частот (скоростей нарастани } входного сигнала и дополнительными ошибками преобразовани  входного сигнала из-за дискретного характера переключени  режимов работы . Цель изобретени  - повышение точности и расширение диапазона входных частот. . г оставлёина  цель достигаетс  тем, что в адаптивный дискретный преобразователь , содержаний последовательно соединенные коммутатор, аналого-. вую ЛИНИЮ задержки и преобр;)зователь аналог- код, причем к выходу коммутатора подключен также формирователь йценочных знамений сигнала, введены умножитель частоты, сумматор и вычитающее устройство, при этом выход формировател  оценочных значений сигнала подключен к входу вычитающего устройства , выход которого подключен к управл ющему входу умножител  частоты , выход которого соединен с тактовым входом преобразовател  аналог393 код, а вход умножител  частоты подключен к выходу сумматора, на оди вход которого подключена шина опорно частоты смещени , а второй вход соединен с входом коммутатора. На чертеже приведена блок-схема предлагаемого устройства. Преобразователь содержит последов тельно соединенные коммутатор 1, ана логовую линию задержки 2 и преобразо ватель аналог-код 3, к выходу коммутатора также подключен формирователь оценочных значений сигнала. Лри этом выход Формировател  Ц оценочных значений сигнала подключен к входу вычитающего устройства 5 выход которого подключен к управл ющему входу умножител  6 частоты, вы (Ход которого соединен с тактовым входом преобразовател  аналог-код 3, а вход умножител  6 частоты подключен к выходу сумматора 7, на один вход которого поступает опорна  част та второй вход соединен с входом коммутатора 1. Устройство работает следующим образом . С выхода коммутатора 1 аналоговый сигнал поступает на вход формировател  4, в котором определ етс  квадрат текущей ошибки квантовани  исходного сигнала. Далее квадрат текущей ошибки квантовани  сравниваетс  в вычитающей устройстве 5 с за данной заранее среднеквадратической ошибкой квантовани ,разностьди поступает на управл ющий вход умножител  6. При этом Fgy fkiSAtJ, где Fa-f - частота сигнала, поступающего с выхода сумматора 7; а - посто нный коэффициент; ди- разность квадратов текущей ошибки и заранее заданной среднеква ратичной ошибки. В сумматоре 7 происходит суммирование частоты сигнала и частоты смещени , что сделано дл  уменьшени  погрешности при уменьшении F до нул , ибо при этом частота дискре тизации FA. F -a-ди будет равна О, а с учетом г выражение дл  1 принимает следующий вид fVv + , Таким образом, с одной стороны точность предлчг емого устройства повышаетс  зл счет того, что адчпт ци  происходит по двум пар метоам, с другой стороны-за счет линейного характера управлени  частотой дискретизации от разности квадратов текущей ошибки и заранее заданной . . Формула изобретени  Адаптивный дискретный преобразователь , содержащий последовательно соединенные коммутатор, аналоговую линию задержки и преобразователь аналог-код, причем к выходу коммутатора подключен также формирователь оценочных значений сигнала ,отличающийс  тем, что, с целью повышени  точности и расширени  диапазона входных частот , в него введены умножитель частоты , сумматор .и вычитающее устройство , при этом выход формировател  оценочных значений сигнала подключен к входу вычитающего устройства, выход которого подключен к управл ющему входу умножител  частоты, выход которого соединен с тактовым входом преобразовател  аналог-код, а вход умножител  частоты подключен к выходу сумматора, на один вход которого подключена шина опорной частоты смещени , а второй вход соединен с входом коммутатора, Источники информации, прин тые во внимание при экспертизе 1.ВоЙрокнутов Н. Г., Евтихиев Н.Н. Основы информации измерительной техники . М., 1972, с. 132.
  2. 2.Авторское свидетельство СССР ff 499661, кл. Н 03 К 13/00, 197.
    бмод
SU803222398A 1980-09-25 1980-09-25 Адаптивный дискретный преобразователь SU930647A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803222398A SU930647A1 (ru) 1980-09-25 1980-09-25 Адаптивный дискретный преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803222398A SU930647A1 (ru) 1980-09-25 1980-09-25 Адаптивный дискретный преобразователь

Publications (1)

Publication Number Publication Date
SU930647A1 true SU930647A1 (ru) 1982-05-23

Family

ID=20933624

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803222398A SU930647A1 (ru) 1980-09-25 1980-09-25 Адаптивный дискретный преобразователь

Country Status (1)

Country Link
SU (1) SU930647A1 (ru)

Similar Documents

Publication Publication Date Title
DE3373856D1 (en) Direct digital to digital sampling rate conversion method and apparatus
KR920022683A (ko) 샘플링 주파수 변환기
US4264974A (en) Optimized digital delta modulation compander having truncation effect error recovery
US4438523A (en) Differential digital modulation and demodulation system with an analog signal-dependent sampling clock
US6584159B1 (en) Mixed-mode next/echo canceller for pulse amplitude modulated (PAM) signals
SU930647A1 (ru) Адаптивный дискретный преобразователь
EP0104998A3 (en) Quasi-asynchronous sampling method and system
US7212577B2 (en) Information transfer methods
JP2847913B2 (ja) アナログ掛算器
SU862367A1 (ru) Автоматический корректор полосовых несинхронных каналов
KR880009483A (ko) 디지탈 페이즈 룩크트 루프용 입력회로
JPS5634240A (en) Fundamental frequency switching control system in frequency synthesizing unit
SU782152A1 (ru) Интегрирующий аналого-цифровой преобразователь
JPS57113618A (en) Interpolating method for sampling data
GB1432328A (en) Generator for tones of a musical scale
JPS57106221A (en) Analogue-digital converter
SU1152018A1 (ru) Устройство дл передачи информации с дельта-модул цией
JPS57101421A (en) Generating circuit for differential pulse code modulation signal
JPS5630330A (en) Digital level detector
SU1021013A1 (ru) Формирователь сигналов с частотно-фазовой манипул цией
SU902297A1 (ru) Устройство дл передачи частотно-манипулированных сигналов
SU1658385A1 (ru) Дельта-декодер
SU1580577A1 (ru) Имитатор многолучевого радиоканала
RU2211530C2 (ru) Способ передачи информации
SU1764164A2 (ru) Адаптивна система св зи с дельта-модул цией