SU930574A2

SU930574A2 - Frequency multiplier of harmonic signals

Info

Publication number: SU930574A2
Application number: SU802973928A
Authority: SU
Inventors: Григорий Савельевич Жаунеров; Борис Ильич Минцерис
Priority date: 1980-08-19
Filing date: 1980-08-19
Publication date: 1982-05-23

Description

II

Изобретение относитс к вычислительной технике, предназначено дл применени в качестве умножител частоты, и может быть использовано , например, в устройствах внутришагового делени (интерпол торах ) измерительных преобразователей перемещений.The invention relates to computing, is intended for use as a frequency multiplier, and can be used, for example, in intra-division devices (interpolators) of displacement transducers.

По основному авт.св.1/ 843158 известен умножитель частоты гармонических сигналов, содержащий источник сигналов(в качестве которого может быть использован двухканальный измерительный преобразователь с выходными синусными и косинусными сигналами ) ,. п-последовательно включенных каскадов умножени частоты, блоки суммировани , блок обработки, счетчик и инвертор, причем первый выход п-каскада умножени частоты подключен непосредственно к первым входам суммирующих элементов первого блока суммировани и к одному из входов блока обработки и через инвертор - к первым входам суммирующих ,элементов второго блока суммировани и к другому входу блока обработки, второй выход п-того каскада умножени частоты подключен ко вторым входам суммирующих элементов первого и второго блоков суммировани и к третьему входу, блока обработки, остальные входы -которого соединены с выходом суммирующих элементов первого и второго блоков суммировани , а выход - ко входу счетчика. Это устройство обеспечивает получение коэффициента умножени равного 4К 2 или (4К-2)2, т.е. при подключении к умножителю частоты синусно-косинусного измерительного преобразовател перемещений в качестве источника сигналов, оно функционирует, как устройство внутришагового делени According to the main avt.1 / 843158, a harmonic signal frequency multiplier is known, which contains a signal source (for which a two-channel transducer with output sine and cosine signals can be used),. p-series cascades of frequency multiplication, summation units, a processing unit, a counter and an inverter, with the first output of the p-cascade frequency multiplication connected directly to the first inputs of the summing elements of the first summation unit and to one of the inputs of the processing unit and through the inverter to the first inputs summing, elements of the second summation unit and to another input of the processing unit, the second output of the n-th frequency multiplication stage is connected to the second inputs of the summing elements of the first and second summation blocks All of them are connected to the output of the summing elements of the first and second summation units, and the output - to the input of the counter. This device provides a multiplication factor of 4K 2 or (4K-2) 2, i.e. when connected to a frequency multiplier sine-cosine displacement transducer as a source of signals, it functions as an intra-step division device

налов перем ений PJ.PJ.

Однако э данном устройстве отсутствует возможность запуску или прекращени операции умножени отHowever, it is not possible for this device to start or stop the multiply operation from

сигнала начала отсчета преобразовател перемещений, что необходимо дл исключени неоднозначности измерени перемещений при реверсе, по влени недостоверной информации при умножении, т.е. интерпол ции сигналов преобразовател перемещений , что сужает функциональные возможности и снижает надежность.the reference signal of the displacement transducer, which is necessary to eliminate the ambiguity of the measurement of displacements during reversal, the appearance of unreliable information upon multiplication, i.e. interpolation of motion transducer signals, which reduces functionality and reduces reliability.

Целью изобретени вл етс расширение функциональных возможностей при одновременном повышении надежности работы. Поставленна цель достигаетс тем, что в умножитель частоты гармонических сигналов, содержащий источник сигналов последовательно соединенных каскадов умножени частоты, каждый из которых состоит из сумматоров и выпр мителей, блоки суммировани , блок обработки, счетчик и инвертор, причем первый выход п-ого каскада умножени частоты подключен непосредственно к первым входам суммирующих элементов первого блока суммировани и к одном из входов блока обработки, а через инвертор - к первым входам суммирующих элементов второго блока суммировани и ко второму входу блока обработки , второй вход п-ого каскада умножени частоты подключен ко вторы входам суммирующих элементов первого и второго блоков суммировани и к третьему входу блока обработки, остальные входы которого соединены с выходами суммирующих элементов первого и второго сумматоров, а выход ко входу счетчика, введены компаратор , элемент И и соединенные последовательно{п+1 )суммирукичие чейки, первый вход первой из, который подключен к дополнительному выходу, второй и третий входы - к первому и второму выходам источника сигналов второй вход каждого из остальных суммирующих чеек соединен с выходом соответствующего каскада умножени частоты, а выход (п+1)-ой суммирующей чейки через соединенные последовательно компаратор и элемент И, второй вход которого соединен с дополнительным выходом блока.логической обработки, подключен к дополнительному входу счетчика.The aim of the invention is to enhance the functionality while improving reliability. The goal is achieved by the fact that the frequency multiplier of harmonic signals containing a source of signals of series-connected frequency multiplication stages, each of which consists of adders and rectifiers, summation units, a processing unit, a counter and an inverter, the first output of the n-th frequency multiplication stage connected directly to the first inputs of the summing elements of the first summation unit and to one of the inputs of the processing unit, and through the inverter to the first inputs of the summing elements of the second summation block and the second input of the processing unit, the second input of the n-th cascade of frequency multiplication is connected to the second inputs of the summing elements of the first and second summation units and to the third input of the processing unit, the remaining inputs of which are connected to the outputs of the summing elements of the first and second adders, and the output to the counter input is entered; a comparator is entered, the element I and the summed-up cells connected in series (n + 1), the first input of the first one, which is connected to the auxiliary output, the second and third inputs - to the first and second outputs The second input of each of the remaining summing cells is connected to the output of the corresponding cascade of frequency multiplication, and the output of the (n + 1) -th summing cell is connected in series to a comparator and the And element, the second input of which is connected to the additional output of the block. an additional input of the counter.

На фиг. 1 изображена структурна электрическа схема умножител частоты гармонических сигналов.FIG. Figure 1 shows a structural electrical circuit for multiplying the frequency of harmonic signals.

Умножитель содержит источник 1 сигналов (например синусно-косинусный преобразователь перемещений) п-каскёдов (2-1)-(2-п) умножени , каждый из которых состоит из сумматоров и двухполупериодных выпр мителей 7-10,инвертор 11, блоки 12 и 13 суммировани ,каждый из которых состоит из суммирующих элементов, число которых равно К-1 , ,2,3, 4...,каждый суммирующий элемент может быть выполнен,например,на усилителе , вход которого через масштабные резисторы вл етс входом суммирующего элемента, блок логической обработки, счетчик 15, и п+1 суммирующие чейки 16-1-16-(п+1), перва из которых содержит однополупериодные выпр мители 17 и 18, трехвходовой сумматор 19 и вентиль 20, а остальные состо т из двухполупери-. одного выпр мител 21, сумматора 22 и вентил 23, компаратора Л и элемента И 25.The multiplier contains a source of 1 signals (for example, a sine-cosine displacement transducer) of p-cascades (2-1) - (2-n) multiplications, each of which consists of adders and a full-wave rectifier 7-10, an inverter 11, blocks 12 and 13 summation, each of which consists of summing elements, the number of which is equal to K-1,, 2,3, 4 ..., each summing element can be performed, for example, on an amplifier whose input through scale resistors is the input of the summing element, logical processing unit, counter 15, and n + 1 summing cells 16- 1-16- (n + 1), the first of which contains the half-wave rectifiers 17 and 18, the three-input adder 19 and the valve 20, and the rest consist of two-wave-. one rectifier 21, the adder 22 and the valve 23, the comparator L and the element And 25.

Умножитель частоты гармонических сигналов работает следующим образом .The frequency multiplier of harmonic signals works as follows.

Источник 1 сигналов вырабатывает два ортогональных сигнала sinujt и cos cut. Выпр мители 7 и 8 выдел ют модули этих сигналов sinuJt и созШ;. Далее сигналы суммируютс в сумматоре 5, на его выходе напр жение имеет треугольную форму и больше по частоте в два раза. В сумматорах 3 и t образуютс сигналы соответственно вида S in (cjyt-45) и cos () . В блоках другой цепи осуществл ютс операции аналогичные описанным. На выходе сумматора 6 образуетс треугольное напр жение удвоенной частоты, сдвинутое по фазе на 90® относительно треугольного напр жени на выходе сумматора 5Так производитс удвоение частоты в каскаде умножени 2-1. Работа последующих каскадов умножени аналогична работе первого каскада. Поэтому общий коэффициент умножени п каскадов равен Таким образом, после р да преобразований входные сигналы источника 1 преобразованы умножителем частоты в два треугольных сигнала, сдвинутых по фазе на 50. Далее эти треугольные сигналы поступают на соответствующие входы 5 блоков суммировани 12 и 13, состо щие из К-1 суммирующих элементов , где , 3 ,... В каждом элементе происходит суммированиеThe signal source 1 generates two orthogonal signals sinujt and cos cut. Rectifiers 7 and 8 extract the modules of these signals sinuJt and soS ;. Further, the signals are summed in adder 5, at its output the voltage has a triangular shape and is twice as large in frequency. In the adders 3 and t, signals are formed, respectively, of the form S in (cjyt-45) and cos (). In blocks of another chain, operations similar to those described are performed. At the output of the adder 6, a triangular voltage of twice the frequency is formed, shifted in phase by 90® relative to the triangular voltage at the output of the adder 5 So the frequency is doubled in the multiplication stage 2-1. The operation of the subsequent multiplication stages is similar to the operation of the first stage. Therefore, the total multiplication factor of the p stages is thus. After a number of transformations, the input signals of source 1 are transformed by a frequency multiplier into two triangular signals that are 50 out of phase in phase. Then these triangular signals go to the corresponding inputs 5 of summation blocks 12 and 13, consisting of K-1 summing elements, where, 3, ... In each element summation occurs

с разными весовыми коэффициентами, соответствующих двум из трех треугольных сигналов: третий образуетс на выходе инвертора 11. Весовые коэффициенты завис т от отношени величин масштабных резист.оров, которые должны равн тьс , где (K-l) - номер следующего элемента. Например, при желании пол чить коэффициент умножени 80 при выбираем , т.е. в блоке суммировани 12 и 13 по f суммирующих элемента.Отношени величин масштабных резисторов завис т от пор дв перкового суммирующего, .элемента:with different weighting factors corresponding to two of the three triangular signals: the third is formed at the output of the inverter 11. The weighting factors depend on the ratio of the values of the scale resistors, which must be equal to, where (K-l) is the number of the next element. For example, if you wish, you can get the multiplication factor 80 when choosing, i.e. in the summation unit 12 and 13 in f of the summing element. The ratio of the values of the scale resistors depends on the pores of the two-current sum, .element:

вом оно равно т - Т ;vom it is equal to t - T;

во втоа 1 - - 43 J . ром г- - ; в третьем 5--3 2 on Sept. 1 - - 43 J. rum g-; in the third 5--3 2

4 4 4 4

в четвертом 5--4 in the fourth 5--4

Места .терехода ломаных линий через нуль фиксируютс в компараторах блока логической обработки и подсчитываютс в счетчике 15- Таким образом общий коэффициент умножни равен +К-2 или (+К-2) 2 , о это значит, что на выходе блока И имеет место последовательность коротких импульсов, период которых меньше периода входного гармонического сигнала в число раз, равное коэффициенту умножени .The locations of the junction of the broken lines through zero are fixed in the comparators of the logical processing unit and counted in the counter 15. Thus, the total multiplication factor is + K-2 or (+ K-2) 2, which means that the output of the AND block is short pulses, the period of which is less than the period of the input harmonic signal by the number of times equal to the multiplication factor.

Источник 1 сигналов, вместо которого использован преобразователь перемещений в электрический сигнал вместе с основными информационными сигналами (синусного и косинусного) формирует также электрический си|- нал начала отсчета (обычно от какойлибо метки). Синусный и косинусный входные сигналы подвергаютс однополупериод ному выпр млению в блоках 17 и 18 и вместе с сигналом начала отсчета суммируютс в сумматоре 19После вентил 20 остаетс лишь часть сигнала, этот сигнал поступает на суммирующую чейку 16-2, куда так же подаетс сигнал треугольной формы удвоенной частоты с выхода первого каскада 2-1 умножени . В двухполупериодном выпр мителе 21 треугольный сигнал выпр мл етс и суммируетс с сигналом в сумматоре 22. Далее обработка повтор етс в следующих чейках 1S-2-16-(п+1). Сигнал по мере обработки в суммирующих чейках 16-1 - 16-(п+1) все врем обостр етс , т.е. длительность его относитель3057 .The source of signals 1, instead of which a transducer into an electric signal is used, together with the main information signals (sine and cosine) also forms an electrical reference point (usually from some label). The sine and cosine input signals undergo a half-wave rectification in blocks 17 and 18 and together with the start signal are summed in the adder 19 After the valve 20 there remains only a part of the signal, this signal goes to the summing cell 16-2, where the triangular signal is also doubled the frequencies from the output of the first stage 2-1 are multiplied. In a full-wave rectifier 21, the triangular signal is rectified and summed with the signal in the adder 22. Next, the processing is repeated in the following 1S-2-16- cells (n + 1). The signal as it is processed in the summing cells 16-1 - 16- (n + 1) all the time gets worse, i.e. its relative duration is 3057.

но периода основного сигнала уменьшаетс . После (п+1)-ой суммирующей чейки 16-(п+1), сигнал поступает , на компаратор 2k, где на уровнеbut the period of the main signal is reduced. After (n + 1) -th summing cell 16- (n + 1), the signal arrives at the comparator 2k, where at the level

5 срабатывани формируетс в пр моугог льный сигнал. Этот сигнал в блоке 25 совпадений сопоставл етс с последовательностью коротких импульсов, имеющихс в блоке 1, и на выходе5 triggers a forward sound signal. This signal in block 25 matches is mapped to a sequence of short pulses in block 1 and at the output

10 блока 25 образуетс один импульс,10 of block 25, one pulse is generated,

который управл ет счетчиком 15, обеспечива возможность его запуска, или, наоборот, возможность прекращени счета с помощью сигнала начала отсчета источника сигналов (изме-. рительного преобразовател перемещений ) , что необходимо дл исключени неоднозначности измерени перемещений при реверсе, по влени недостоверной информации при умножении (инверпол ции). Эти обсто тельства обеспечивают технико-экономический эффект, заключающийс в расширении функциональных возможностей устройства.which controls the counter 15, enabling it to start, or, conversely, the ability to stop counting using the start signal of the signal source (displacement transducer), which is necessary to eliminate the ambiguity of displacement measurement during reversal, the occurrence of invalid information when multiplying (inversion). These circumstances provide the technical and economic effect of extending the functionality of the device.

Claims

The formula is

Frequency multiplier of harmonic signals by aut. St. ff, characterized in that, in order to extend the functionality while increasing reliability in operation, a comparator, an AND element and connected in series (n + 1) summing cells are entered into it, the first input of which is connected to the auxiliary output, the second and third the inputs to the first and second outputs of the signal source, the second input of each of the remaining summing cells is connected to the output of the corresponding frequency multiplication stage, and the output (n + 1) -th summing cell through the connected in series computers ator and AND gate, a second input coupled to an output of the additional logic

processing, connected to the auxiliary input of the counter.

Sources of information taken into account in the examination 1. USSR author's certificate

No. H 03 B 19 / 10,27.02.79.