Claims (3)
Изобретение огноситс к аналоговой вьгчислигельной технике и может быть использовано при аналоговых вычислительных устройствах и системах автоматического управлени . Известны интеграторы, соцержащие интегрирующие блоки, выполненные на усилител х посто нного тока с конденсатором в цепи обратной св зи, ключи со схемами управлени , масштабные резисторы , блок управлени , выхоцы которого соединены с управл ющими входами ключей 12.. Наиболее близким по технической сущ ности к предлагаемому вл етс ингегратор , содержащий дифференциальные усилители с интегрирующими Конденсаторами в цепи обратной св зи, запоминающие блоки , ключи, управл ющие входы которых подключены к блоку управлени ГЗ. Недостатками известньсс интеграторов вл ютс неполна компенсаци как начального входного тока (а также его температурного и временного дрейфа) интегрирующих уситтителей гак и начально- , го напр жени смещени и его температурного и временного дрейфа. Кроме того , дополните/шна погрешность по вл етс из-за неравенства величин ингегрж рующих конденсаторов, а также по влени на обкладках интегрирующих конденсаторов напр жени , вызванного аффектом адсорбции после замыкани обкладок конденсаторов на качсаом такте работы устройства. Цель изобретени - повышение точности интегрировани . Поставленна цель достигаетс тем, что в интегратор, содержащий два и ференциальных усилител , инвертирукииий вход каждого из которых через последовательно соединенные соответствующие масштабный резистор и ключ первой пары ключей Соединен со входом интегратора и через соответствующий ключ второй пары ключей с одной из обкладок интегрирующего конденсатора, друга обкладка которотх), вл юща с выходом И1 тегроторп, через соогвегствуюший ключ Tpeibeft пары ключей подключена к выхоцу соогвегсгвующего дифференциального усилител и через соответствующий ключ четвертой пары ключей - К выходам двух запоминающих блоков, выходы которых соединены с инвертирующим входом СОО-Рветствующего дифференциального усилите ,а инвертирующий вход каждого дифференциального усилител через соответствующий ключ п той пары ключей соединен с шиной нулевого потенциала, введены два масщтабных усилител , два дополнительных запоминающих блока и ключи , причем вход каждого дополнительного запоминающего блска через соответс1 у ющий ключ шестой пары ключей соединен с выходом соответствующего дифференци альнрго усилител , выход каждого дополнительного запоминающего блока через соответствующий ключ седьмой пары ключей соединен с инвертиругсшим входом этого же дифференциального усилител и через соответствующий ключ восьмой пары Ключей - с входом соответствующего масштабного усилител , выход которого через соответствующий ключ дев той пары Ключей подключен к неинвертирующему входу дифференциального усилител , а общий вывод Ключа первой пары ключей и соответствующего масштабного резистора через соответствующий ключ дес той пары Ключей св зан с шиной нулевого потенциала , На фиг. 1 приведена схема интегратоpajHa фиг. 2 - блок управлени ключами; на фиг,. 3 - временна диаграмма замкнутого состо ни ключей. Устройство содержит интегрирующий конденсатор 1 и два идентичных интегрирующих блока, каждый из которых вклю чает масштабный резибтор 2 (2 ), дифференциальный усилитель 3 (З), два запоминающих блока 4 (4 ) и 5 (5), два масштабных усилител 6 (б ) с резисторным делителем напр жени на выходе и пары ключей 7 ( ), 8 (8), 9(9), Ю (1.0), И (11), 12 (12), 13 (13) и 14 (.14). Блок управлени ключами (фиг. 2) со держит генератор 15 импульсов, триггер 16, элементы И 17-20. Интегратф работает следукицим образом . В течение времени О- t т замкнуты ключи 7 и 9 , 11 , 13 и 14, Интегрирующий конденсатор I подключен к дифференциальному усилителю Э а неинвертирующий вход дифференциального усилител 3 интегрирующего блока замкнут на шину нулевого потенциала, а в цепи его обратной св зи включен запоми- натоший блок 4, в котором конденсатор зар жаетс до напр жени , пропорционального входному току усилител 3. Выбором резисторов в запоминающем блоке 4 стараютс получить возможно большое напр жение на запоминающем конд саторе блока, чтобы величиной нескомпенсированного в этот момент начального смешени усилител 3 можно было пренебречь и считать, что величина запоминаемого напр жени , пропорциональна входному току усилител . В течение времени -j- t(j ключ 7 разомкнут, замьйсаютс к.лючи 8, 1О, 12, Инвертирующий вход усилител 3 через входной масштабный резистор 2 подключаетс к шине нулевого потенциала, а в цепь обратной св зи усилител 3 включаетс второй запоминающий блок 5. Поскольку с помощью блока 4 Компенсирован входной ток усилител 3 по инвертирующему входу напр жение на запоминающем конденсаторе блока 6 пропорционально напр жению смещени . Выбором резисторов в блоке 5 стараютс получить возможно большое напр жение на запоминающем конденсаторе блока 5, чтобы по сравнению с его величиной можно было бы пренебречь начальным смещением масштабного усилител 6, С помощью резисторного делител напр жени на выходе усилител 6 приводитс в соответствие величина запоминаемого напр жени в блоке 5 напр жению смещени усилител 3, которое в рабочий такт ( t) подаетс дл компенсации напр жени смещени на инвертирующий вход усилител 3 с обратным знаком. Желательно этот резисторный делитель напргокени выполнить на возможно низкоомных резисторах. Это снижает до минимума нескомпенсированную помеху от протекани по нему входного тока усилител 3 по неинвертирующему входу. В течение t (j - 14 скомпенсир(Жанный усилитель 3 подкточаетс к интегрирующему конденсатору 1 и через входной масштабный резистор 2 - ко входу устройства , а усилитель (З) аналогично проходит два этапа компенсации. После чего циклы работы устройства повтор ютс . . Технико-экономический эффект от применени предлагаемого интегратора заключаетс в пшышении точности интегрировани . В tipeanaraevfOM устройстве осуществлена практически.полна компенсаци вхоциого тока и напр жени смещени интегрирующих усилителей, а также их временных и температурных црейфов. Формула изобретени Интегратор, содержащий два дифферен циальных усилител , инвертирукшшй вход каждого из которых через пЬс;юдовательно соединенные соответствующие масштабный резистор и ключ первой пары ключей соединен с входом интегратора и через соответствующий ключ второй пары ключей с одной из обкладок интегрирующего конденсатора , друга обкладка которого, вл юща с выходом интегратора, через соответствующий ключ третьей пары ключей подключена к выходу соответствующего дифференциального усилител , и через со . ответствующий ключ четвертой пары ключей - к входам двух запоминающих блоков , выходы которых соединены с инвертирующим входом соответствующего дифференциального усилител , а инвертирующий вход кажцого цифференциального уситш лител через соответствующий ключ п той пары ключей соединен с шиной нулевого потенциала, отличающийс тем, что, с целью повышени точности интегрировани , в него введены два масштабных усилител , ива пополнительных запоминакшшх блока н ключи, причем вход каждого аополнительного запсж1инаюшего блока через соогветствутоишй ключ шестой пары ключей соео нен с выходом соответствующего оифференциальиого усилите л , выход каждого дополнительного запоминающего блока через соответствующий ключ седьмой пары ключей соединен с инвертирующим входом этого же дифференциального усилител и через соответствую ющий ключ восьмой пары ключе - с входом соответствующего масштабного усилител , выход которого через со- отвётствуюший ключ дев той пары кгаочей подкшочен к неинвёртирующему входу дифференциального усилител , а общий вывод ключа первой пары ключей и соответствующего масштабного резистора через соответствующий ключ дес той пары ключей св зан с шиной нулевого потенциала. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство ССОР N 193174, кл. 3 Об Q 7/08,, 1961. The invention fires to analogue digital technology and can be used with analog computing devices and automatic control systems. Integrators are known that include integrating blocks made on DC amplifiers with a capacitor in the feedback circuit, keys with control circuits, large-scale resistors, a control block whose outputs are connected to the control inputs of the keys 12. The closest in technical essence In addition to this, there is an integrator containing differential amplifiers with integrating Capacitors in the feedback circuit, memory blocks, keys, the control inputs of which are connected to the control unit of the GB. The disadvantages of lime integrators are incomplete compensation for both the initial input current (as well as its temperature and time drift) integrating hook accelerators and the initial bias voltage and its temperature and time drift. In addition, add / error error appears due to inequalities of ingress capacitors, as well as the appearance on the plates of integrating voltage capacitors caused by adsorption affect after closing the plates of capacitors on the device operating cycle. The purpose of the invention is to improve the accuracy of integration. The goal is achieved by the fact that the integrator, which contains two and potential amplifiers, inverts the input of each of which through series-connected corresponding scale resistor and key of the first pair of keys. Connected to the integrator's input and through the corresponding key of the second key pair to one of the plates of the integrating capacitor, lining kotorotkh), which is an output of I1 tegrotorp, through a pair of keys connected to the copepile key Tpeibeft connected to the output of the co-opted differential amplifier and black the corresponding key of the fourth pair of keys - To the outputs of two storage blocks, the outputs of which are connected to the inverting input of the COO-Respective differential force, and the inverting input of each differential amplifier through the corresponding key of the fifth key pair is connected to the zero potential bus, two additional storage blocks and keys, with the input of each additional storage block through the corresponding key of the sixth pair of keys connected to the output of the corresponding Differential amplifier, the output of each additional storage block through the corresponding key of the seventh pair of keys is connected to the inverting input of the same differential amplifier and through the corresponding key of the eighth Key pair to the input of the corresponding scale amplifier, the output of which is connected to the non-inverting the input of the differential amplifier, and the common output of the key of the first pair of keys and the corresponding scale resistor through the corresponding spanner tenth of the key pair associated with a zero potential bus, Fig. 1 is a diagram of the integratopaHHa of FIG. 2 — key management unit; in fig. 3 is a timing diagram of the closed state of the keys. The device contains an integrating capacitor 1 and two identical integrating units, each of which includes a large-scale resibtor 2 (2), a differential amplifier 3 (G), two storage units 4 (4) and 5 (5), two large-scale amplifiers 6 (b) with a resistor voltage divider at the output and a pair of keys 7 (), 8 (8), 9 (9), S (1.0), I (11), 12 (12), 13 (13) and 14 (.14). The key management unit (Fig. 2) contains a generator of 15 pulses, trigger 16, elements AND 17-20. Integratf works in the following way. During the time O- t t the switches 7 and 9, 11, 13 and 14 are closed, Integrating capacitor I is connected to the differential amplifier E and the non-inverting input of the differential amplifier 3 of the integrating unit is closed to the zero potential bus, and remember in the feedback circuit - the best unit 4, in which the capacitor is charged to a voltage proportional to the input current of the amplifier 3. By selecting resistors in the storage unit 4, they try to obtain as high a voltage as possible on the storage capacitor of the block so that At that moment, the initial mixing of amplifier 3 could be neglected and it was assumed that the value of the memorized voltage is proportional to the input current of the amplifier. During the time -j-t (j key 7 is open, the keys 8, 1O, 12 are closed. The inverting input of amplifier 3 is connected to the zero potential bus through the input large-scale resistor 2, and the second storage unit turns on in the feedback circuit of amplifier 3 5. Since using block 4, the input current of amplifier 3 is compensated by the inverting input voltage on the storage capacitor of block 6 is proportional to the bias voltage. By selecting resistors in block 5, they try to get as high a voltage as possible on the storage capacitor of block 5 so that In comparison with its value, the initial displacement of the scale amplifier 6 could be neglected. With the help of a resistor voltage divider at the output of the amplifier 6, the value of the memorized voltage in the block 5 is adjusted to the offset voltage of the amplifier 3, which is supplied to the working time (t) to compensate for the bias voltage to the inverting input of the amplifier 3 with the opposite sign. It is desirable to perform this resistor divider on possible low-resistance resistors. This minimizes the uncompensated interference from the flow of the input current of the amplifier 3 through the non-inverting input through it. During t (j - 14 compensator (Gann amplifier 3 is connected to the integrating capacitor 1 and through the input scale resistor 2 to the device input, and the amplifier (G) passes through two stages of compensation in a similar way. After that, the operation cycles of the device are repeated. The economic effect of the application of the proposed integrator is to increase the integration accuracy. The tipeanaraevofOM device has been implemented practically. Full compensation of the current and the bias voltage of the integrating amplifiers, as well as their time and temperature Formula of the Invention An integrator containing two differential amplifiers, the inverting input of each of which is through PBS; the corresponding scale resistor and key of the first key pair are connected to the integrator's input and through the corresponding key of the second key pair to one of the integrating capacitor plates; the lining of which, being the integrator's output, is connected via the corresponding key of the third pair of keys to the output of the corresponding differential amplifier, and through. the corresponding key of the fourth pair of keys is connected to the inputs of two storage units, the outputs of which are connected to the inverting input of the corresponding differential amplifier, and the inverting input of each differential differential amplifier is connected to the zero potential bus through the corresponding key of the fifth key pair, which is accuracy of integration, it introduced two large-scale amplifiers, willows, additional memorization blocks, and keys, with the input of each additional recording unit of the previous block through The corresponding key of the sixth pair of keys is connected with the output of the corresponding differential amplifiers, the output of each additional storage block is connected via the corresponding key of the seventh key pair to the inverting input of the same differential amplifier and to the input of the corresponding scale amplifier whose output using the corresponding key of the ninth pair, it is connected to the noninverting input of the differential amplifier, and the general output of the key of the first pair is keys and corresponding scaling resistor through a corresponding key of the ten key pair associated with a zero potential bus. Sources of information taken into account in the examination 1. The author's certificate SSOR N 193174, cl. 3 About Q 7/08 ,, 1961.
2.Авторское свидетельство СССР № 686О37, кл. Q 06 q 7/18, 1979. 2. USSR Author's Certificate No. 686О37, cl. Q 06 q 7/18, 1979.
3.Авторское свидетельство СССР № 542200, кл. Q 06 Q 7/18, (прототип).3. USSR author's certificate number 542200, cl. Q 06 Q 7/18, (prototype).