SU924752A1 - Формирователь адресных токов - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в магнитных оперативных запоминающих устройствах (МОЗУ) цифровых вычислительных.машин.

Известен формирователь адресных токов, содержащий общие потенциально св занные ключи дл  чтени  и записи , опорные ключи тока, ключи дл  перезар дки паразитных ёмкостей, диодные ключи, генераторы тока, дешифратор и регистр адреса Формирователь адресного тока экономит ключи тока примерно в два разаП.

К недостаткам формировател  адресного тока относ тс  электрическа  прив зка ключей адресных токов к нулевому потенциалу, потребление мощности в статическом режиме потенционально св занными ключами, а также наличие большого числа ключей и диодов, включенных последователь но с нагрузкой, что нарушает условие

стабилизации адресных токов в шинах накопител .

Наиболее близким к предлагаемому  вл етс  формирователь адресных токов , содержащий группы трансформаторных ключей, в которых начала первичных обмоток подключены к соответствующим выходам первой группы т.око .зых ключей, а концы - к анодам диодов , эмиттеры транзисторов первого и второго ключа и коллекторы транзисторов третьего и четвертого ключа со-. единены с первой группой выходов, эмиттеры транзисторов третьего и четвертого ключа объединены во всех группах трансформаторных ключей и соединены с первым выходом второй группы выходов, коллекторы транзисторов первого и второго ключа объединены во всех группах трансформаторных ключей и соединены со вторым выходом второй группы выходов, первые и вторые входы двух групп токовых ключей подключены к источником питани , третьи входы первой группы токовых ключей подключены к выходам дешифраторов, входы которого подключены к выходам старших разр дов регистра адреса, третьи входы второй группы токовых ключей подключены к выходам логического блока, первые и вторые входы которого соединены с первым и вторым входами формировател  2 .

Недостатком данного формировател  адресных токов  вл етс  то, что дл  управлени  каждым трансформаторным ключом втекающего и вытекающего тока используетс  свой токовый ключ, подключенный к соответствую-. 14ему выходу дешифратора, и дополнительно два общих токовых ключа, управл емые логическим блоком, Всеэто прийодит к увеличению объема оборудо вани  формировател  адресных токов.

Цель изобретени  - повьниение надежности адресного формировател .

Поставленна  цель достигаетс  тем, что формирователь адресных токов , содержащий группы ключей, состо щих из трансформатора, транзистора и диода, в которых начала первичных обмоток трансформаторов подключены к соответствующим выходам токовых ключей первой группы, а концы - к анодам диодов, эмиттеры транзисторов первого и второго ключей и коллекторы транзисторов третьего и четвертрго ключей соединены с выходами первой группы выходов формировател  адресных токов, эмиттеры транзисторов третьего и четвертого ключей каждой группы объединены и соединены с первым выходом второй группы выхо-. дов формировател  адресных токов, коллекторы транзисторов первого и второго ключей каждой группы объединены и соединены с вторым выходом второй группы выходов формировател  адресных токов, первые и вторые входы двух групп токовых ключей подг ключены к источникам питани , третий вход каждого токового ключа первой группы подключен к соответствующему выходу дешифратора, входы которого подключены к выходам старших разр дов регистра адреса, третий вход каждого токового ключа второй группы подключен к соответствующим выходам логического блока, первый и второй входы которого соединены с соответствующими входами формировател  адресных токов, к третьему и четвертому входам логического блока подключены соответственно инверсный и пр мой выходы младшего разр да регистра адреса, при этом каждый из выходов токовых ключей второй группы подключен к соответствующим катодам диодов.

Кроме того, логический блок содержит четыре элемента И и четыре элемента НЕ, выходы элементов И соединены с входами соответствующих элементов НЕ, выходы которых соединены с выходами логического блока, первые

входы первого и второго Элементов И соединены с четвертым входом логического блока, первые входы третьего и четвертого элементов И объединены и  вл ютс  третьим входом логического блока, вторые входы первого и

третьего элементов И объединены и  вл ютс  вторым входом логического блоka , вторые входы второго и четвертого элементов И объединены и  вл ютс  первым входом логического блока.

На фиг. 1 изображен предлагаемый формирователь, принципиальна  схема; на фиг. 2 - логический блок, принципиальна  схема.

Формирователь адресных токов содержит . восемь групп ключей 1 втекающего и вытекающего токов, первую группу токовых ключей 2, ВТОРУЮ группу токовых ключей 3, источники 4 и 5 питани  токовых ключей, логический блок 6, дешифратор 7, регистр 8 адреса, второй вход адресного формировател  9 и первый вход адресного формировател  10, первый и второй выходы 11 и 12 второй группы выходов адресного формировател , которые служат дл  подключени  генератора тока и источника напр жени  дл  формировани  координатных токов чтени  или записи, шину нулевого 13 потенциала .

Кажда  группа ключей 1 содержит четыре транзистора ключа И (два втекающего и два вытекающего тока) с трансформаторами 15 в цепи управлени , перйичные обмотки 16 которых имеют начало 17 и конец 18, четыре диода 19.

Перва  группа токовых ключей 2 содержит восемь токовых ключей 20.

Втора  группа токовых ключей 3 содержит четыре токовых ключа 21. Логический блок 6 содержит четыре элемента И 22 и четыре элемента НЕ 23На чертеже (фиг. 1) у дешифратора 7 дл  простоты показано два выхода, однако предлагаема  схема имеет дешифратор 7 с восемью выходами.

Начала 17 первичных обмоток 1б трансформаторов 15 каждой группы трансформаторных ключей 1 подключены к выходу соответствующего токовог го ключа 20 первой группы токовых ключей 2. Концы 18 первичных обмоток 16 подключены к анодам диодов 19. Катоды диодов 19 одноименных трансформаторных ключей 1 всех груп трансформаторных ключей 1 объединены между собой и подключены к выходу соответствующего токового ключа 21 второй группы токовых ключей 3. Эмиттеры транзисторов первого и второго ключа 1 и коллекторы транзисторов третьего и четвертого ключа в каждой группе трансформаторных ключей 1 соединены с первой группой выходов формировател . Эмиттеры транзисторов третьего и четвертого ключа I объединены во всех группах трансформаторных ключей 1 и соединены с первым выходом 11 второй ГРУППЫ выходов формировател . Коллекторы транзисторов первого и второго ключа I объединены во всех группах трансформаторных ключей 1 и соединены со вторым выходом 12 второй группы выходов формировател . Первые и вторые входы токовых ключей 20 и 21 в двух группах токовых ключей 2 и 3 подключены соответственно к источникам питани  и 5 Третьи входы токовых ключей 20 первой групп токовых ключей 2 подключены к выходам дешифратора 7. Третьи входы токовых ключей 21 второй группы токовых ключей 3 подключены соответственно к выходам логического блока 6. К входам дешифратора 7 подключены выходы старших разр дов регистра 8 адреса. Первый и второй входы лгического блока 6 соединены с первым 10 и вторым 9 входами формироватл . К третьему и четвертому входам логического блока 6 подключены соответственно инверсный и пр мой выходы младшего разр да регистра 8 адрса ,

В логическом блоке 6 выходы элеметов И 22 соединены со входами соотве ствующих элементов НЕ 23, выходы которых соединены с выходами логического блока 6. Первые входы первого и

второго элементов И 22 объединены и соединены с четвертым входом логического блока 6. Первые входы третьего и четвертого элементов И 22 объединеч ны и соединены с третьим входом логического блока 6. Вторые входы первого и третьего элементов И 22 объединены н соединены со вторым входом логического блока 6. Вторые входы второго и четвертого элементов И 22 объединены и соединены с первым входом логического блока 6.

Формирователь адресных токов работает следующим образом.

Адрес со старших разр дов адреса регистра адреса 8 подаетс  на вход дешифратора 7, на вь1бранном выходе которого формируетс  сигнал отрицательной пол рности, обеспечивающий открывание одного токового ключа 20 в первой группе токовых ключей 2. Выход каждого токового ключа 20 подключен к началам 17 первичных обмоток 16 определенйой группы трансформаторных ключей 1. Открытий, таким образом, токовый ключ 20 осуществл ет выбор одной группы трансформаторных ключей 1. Выбор одного ключа 14 в каждой группе трансформаторных ключей 1 осуществл етс  с помощью токовых ключей 21 второй группы токовых ключей 3, выходы которых подклю1чены к катодам диодов 19, аноды которых подключены к концам 18 первичных обмоток 16 одноименных ключей Н во всех группах трансформаторных ключей 1. Управление токовыми ключами 21 осуществл етс  логическим блоком 6, первый и второй входы которого под- клочены соответственно к первому и второму входам формировател  10 и 9. На первый и второй входы формировател  ,10 и. 9 подаютс  последовательно сигналы признака операции положительной пол рности, т.е. на один из входов сигнал операции Чтение, а на другой сигнал операции Запись. К третьему и четвертому входам логи- ческого блока подключены соответст-: венно инверсный и пр мой выходы младшего разр да регистра адреса 8.

Claims (2)

1. В зависимости от состо ни  входов логического блока 6 на одном выхо де его формируетс  сигнал отрицательной пол рности, который обеспечивает открывание одного токового ключа 21 во второй группе токовых ключей 3. При этом от источника напр жени  5 ( положительной пол рности через открытый токовый ключ 20, первичную обмотку 16, диод 19, открытый токовый ключ 21 к шине нулевого потенциала 13 проте- кает ток возбуждени  , который обес печивает открывание одного ключа 1 в выбранной группе трансформаторных ключей 1. Диод 19 включен согг ласно направлению протекани  тока возбуждени , т.е. анод подключен к концам 18 первичных обмоток 16, а катод X выходу определенного токового ключа 21, Диод 19 обеспечивает разделение цепей протекани  тока возбуждени  и обеспечивает однозначность (согласно коду адреса, и признаку операции ) протекани  тока возбуждени  , а следовательно, и однозначность выбора трансформаторного ключа 1 (втекающего или вытекающего тока), который обеспечивает подключение . К Нагрузке первого 11 или второго 12 выходов формировател , к которым подключаетс  генератор тока и источник напр жени , необходимые дл  формировани  координатных токов чтени  или записи. Длительность данных токов определ етс  . длительностъю сигналов Чтение и Запись . Предлагаемое изобретение направлено sa сокращение единиц оборудовани  токовых ключей и повышение надежности формировател . Достигаетс  .это за .счет совмещени  определенн .ым образом функций .токовых ключей дл  трансформаторных ключёТй втекающего и вытекающего тока. / Сопоставительный анализ предлагаемого формировател  адресных токо с известным позвол ет сделать вывЬд том, что сокращение единиц оборудовани  токовых ключей можно рассчитать по формуле 2 - 2 где N - количество сэкономленных ед ниц оборудовани  токовых кл чей; Л - количество информационных р . р дов адреса. Экономи  оборудовани  в предлага мом формирователе адресных токов в целом по сравнению с известным сост л ет более, чем 30° и, вследствие этого, повышаетс  надежность. 28 Формула изобретени  1,Формирователь адресных токов, содержащий группы ключей, состо щих из трансформатора, транзистора и диода, в которых начала первичных обмоток трансформаторов подключены к соответствующим выходам токовых кличей первой группы, а концы -.к анодам диодов, эмиттеры транзисторов первого и второго ключей и коллекторы транзисторов третьего и четвертого ключей соединены с вь1ходами первой группы выходов формировател  адресных токов, эмиттеры транзисторов третьего и четвертого ключей каждой группы объединены и соединены с первым выходом второй группы выходов формировател  адресных токов, коллекторы транзисторов первого и второго ключей каждой группы объединены и соединены с вторым выходом второй группы выходов формировател  а;;ресных токов,первые и вторые входы двух групп токовых ключей подключены к источникам питани , третий вход каждого токового ключа первой группы подключен к соответствующему выходу дешифратора, входы которого подключены к выходам старших разр дов регистра адреса, третий вход каждого токового ключа второй группы подключен к соответствующим выходам логического блока, первый и второй входы которого соединены с соответствующими входами формировател  адресных токов, отли-чающийс   тем, что, с целью повышени  надежности формировател , к третьему и четвертому входам логического блока подключены соответственно инверсный и пр мой выходы младшего разр да регистра адреса, при этом каждый из выходов токовых ключей второй группы подключен к соответствующим катодам диодов. 2.Формирователь поп. 1, отличающийс  тем, что логический блок содержит четыре элемента И и четыре элемейта НЕ, выходы элементов И соединены с входами соответ ствующих элементов НЕ, выходы которых соединены с выходами логического блока , первые входы первого и второго элементов И соединены с четвертым входом логического блока, первые входы третьего и четвертого элементов М объединены и  вл ютс  тое992i 7 тьим входом логического блока, вторые входы первого i третьего элементов И объединены и  вл ютс  вторым входом логического блока, вторые входы второго и четвертого элементов И объ- 5 единены и  вл ютс  первым входом логического блока. Источники информации, прин тые во внимание при экспертизе 2 1.Васин А. И,, Грабаров В. С. и Агошков В. И. Осо нности построени  адресных коммутаторов на микросхемах дл  магнитных ЗУ, Вопросы радиоэлектроники, выпуск 3, 1978, с. 2k-23, рис. 2,3.
2. 2.Авторское свидетельство СССР ff , кл. G 11 С 8/00, 1978 (поототип).

   23

   23

   23

   23

   Фиг. 2