SU924689A1 - Устройство дл передачи цифровой информации - Google Patents
Устройство дл передачи цифровой информации Download PDFInfo
- Publication number
- SU924689A1 SU924689A1 SU782679881A SU2679881A SU924689A1 SU 924689 A1 SU924689 A1 SU 924689A1 SU 782679881 A SU782679881 A SU 782679881A SU 2679881 A SU2679881 A SU 2679881A SU 924689 A1 SU924689 A1 SU 924689A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transmitter
- comparator
- output
- digital data
- transmitting digital
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ЦИФРОВОЙ
Изобретение относитс к вычислительной технике и может быть исполь-v эовано в системах сбора и обработки цифровой информации.
Известно устройство дл передачи цифровой информации по магистрали, содержа1дее подключенные к магистрали приемники, передатчики KitncmHeHные по схеме с открытым коллектором, и резистор, второй контакт которого соединен с источником иапр жени 1.
Однако введение в состав указанного резистора с малой величиной сопротивлени дл достижени высокого быстродействи приводит к уменьшению нагрузочной способности магистрали , т.е. к уменьшению количества приемников которое допустимо подключать к магистрали.
Наиболее близким к предлагаемому по технической сущности и достигаемому результату вл етс устройство дл передачи цифровой информации , содержащее генератор синхроимпульсов , соединенный с входом рас пределител , выходы которого подключены к входам отключени передатчиков с трем выходными состо ни ши при этом выходы передатчиков с трем выходными состо ни ми соединены . ИНФОРМАЦИИ
с магистралью и входами приемников 2 .
Недостатком известного устройства вл етс его сложность вследствие нгшичи в устройстве распределител и большого числа передатчиков с трем выходными состо ни ми, имеюоо1ми большой объем оборудовани .
Цель изобретени - упрощение уст
10 ройства при сохранении быстродействи .
Указанна цель достигаетс тем, что в устройство дл передачи Ц1|1фровой информации, содержа111|ее генера15 тор синхроимпульсов и магистраль, соединенную с входами приемников и выходом передатчика с трем выходными состо ни ми, введены компаратор и передатчики, выполненные по схеме
20 с открытым коллектором, причем выход -генератора синхроимпульсов соединен с входом отключени передатчика с трем -выходными состо ни ми, дополнительный вход ИЛИ которого
25 подключен к выходу компаратора, при этом пр мой вход компаратора соединен с ишной порогового напр жени , а инверсный вход -,с магистргшью и выходами передатчиков, выполненных
30 по схеме с открытьм коллектором.
На чертеже представлена функциональна электрическа схема устройства .
. Устройство дл передачи 1 1ифровой информации содержит приемники 1/соединен ные-входаши с магистралью 2, передатчики 3 с открытым коплекто ром и передатчик 4 с трем выходными состо ни ми выходы которых подключены к магистрали 2, генератор 5 синхроимпульсов, соединенный езо вход9м 6 отключени передатчика 4 с трем выходными состо ни ми, и компаратор 7, выход которого соединен с дополнительным входом ИЛИ 8 передатчика 4 с .трем выходными соето ни ми , инверсный вход - с магистралью 2, а пр мой вход - с шиной 9 источника напр жени . При этом компаратор 7 имеет величину порога срабатывани меньше, чем у приемников 1. Порог срабатывани компаратора 7 устанавливаетс на пр мом входе его с помощью источника -напр жени ОПРР .
Устройство работает следующим образом.
Передний фронт синхроимпульса генератора 5, поступающего в момент изменени состо ни одного из пере датчиков 3 f переводит передатчик 4 с трем выходными состо ни ми в состо ние Отключен от магистрали . При этом паразитные емкости магистрали 1 перезар жаютс при отрицательном фронте сигнала в магистрали 2 непосредственно через транзисторы передатчиков 3 с открытыми коллекторами . При положительно фронте сигнала до момента срабатывани компаратора 7 паразитные емкости магистрали 1 сначала перезар жаютс входными токами приемников 1 и компаратора 7.
В момент срабатывани компарато .ра 7 задний фронт синхроимпульса с .генератора 5 синхроимпульсов .включает передатчик 4 с трем выходными состо ни ми и, следовательно, замыкаетс цепь положительной обратной св зи, включающа компаратор 7, вход 8 передатчика 4 с трем выходными состо ни ми и магистраль 2
Таким образом, начина с момента срабатывани передатчика 4 с трШ4Я выходными состо ни ми, магистраль 2 форсированно разр жаетс до конечного состо ни через ниэкоомный выходной элемент передатчика 4, Использование специальных каскадов перезар дки паразитной емкости магистрали, каковыми Явл ютс передатчик 4 с трем выходными состо нн ми и компаратора 7, позвол ет, не ухудша быстродействи устройства , упростить схемы остальных передатчиков по сравнению с прототипом и дополнительно создает возможность
реализации логической функции Монта}е:ное ИЛИ с абонентов, имехноих heредатчики 3, выполненные по схеме; с открытым коллектором.
Claims (2)
1.Radio Fernsehen EEectronik, 26 (1977), Н 21/22, S. 712,
b. 1.2.28.
2.Radio Fernsehen E.ectronik, 27 (197Й), H 5, S. 301, b. 2.1.8
(прототип).
5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782679881A SU924689A1 (ru) | 1978-10-30 | 1978-10-30 | Устройство дл передачи цифровой информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782679881A SU924689A1 (ru) | 1978-10-30 | 1978-10-30 | Устройство дл передачи цифровой информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU924689A1 true SU924689A1 (ru) | 1982-04-30 |
Family
ID=20791650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782679881A SU924689A1 (ru) | 1978-10-30 | 1978-10-30 | Устройство дл передачи цифровой информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU924689A1 (ru) |
-
1978
- 1978-10-30 SU SU782679881A patent/SU924689A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4077030A (en) | Sensor data input by means of analog to pulse width-to digital converter | |
GB1434640A (en) | Fet circuit | |
GB784989A (en) | Electronic shifting register and storage circuit therefor | |
SU924689A1 (ru) | Устройство дл передачи цифровой информации | |
US4800518A (en) | Differential correlator circuit | |
SU907872A2 (ru) | Приемник индуктивных импульсов | |
US3754234A (en) | Charge parcelling integrator | |
GB1023621A (en) | Improvements in or relating to electrical signalling systems | |
SU1674354A1 (ru) | Нормализатор импульсов | |
SU951743A1 (ru) | Входное телеграфное устройство | |
SU1166312A1 (ru) | Устройство декодировани | |
SU721797A1 (ru) | Сравнивающее устройство | |
SU674208A1 (ru) | Формирователь импульса огибающего серию импульсов | |
SU974585A1 (ru) | Переключатель линий | |
SU790186A1 (ru) | Формирователь импульсов | |
SU1078661A1 (ru) | Устройство дл формировани бипол рных сигналов | |
SU993473A1 (ru) | Устройство задержки | |
SU427471A1 (ru) | Адаптированный многоканальный коммутатор | |
SU1115210A1 (ru) | Формирователь дискретных сигналов | |
GB1107317A (en) | J-k flip-flop | |
SU376883A1 (ru) | Генератор случайной последовательности | |
SU441656A1 (ru) | Формирующее устройство | |
SU1261120A1 (ru) | Формирователь бипол рного кода | |
SU1508199A1 (ru) | Цифровой формирователь функций | |
SU705660A1 (ru) | Формирователь импульсов малой длительности по переднему и заднему фронтам входного импульса |