SU922788A1 - Устройство дл вычислени синуса и косинуса суммы двух углов - Google Patents

Description

1

Изобретение относитс  к аналоговой ; вычислительной технике и может быть использовано дл  поворота системы координат на плоскости.

Известно устройство, которое содержит два синусно-косинусных трансформатора - датчика слагаемых, операционные усшгатели, блоки пам ти fll .

Данное устройство подвержено вли нию помех и чувствительно к изменению формы, фазы или крутизны входных сигналов , поскольку его работа основана на фиксации мгновенного значени  синусоидального сигнала.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство , содержащее двепары врашаю- шихс  трансформаторов, коммутаторы, сервосистемы пл  отработки рассогласо- . ваний, блоки коррекции и блоки- запоминани  2} .

Его недостаток - малое быстродействие , плохие массогабаритные характеристики , обусловленные наличием электромеханических элементов, и ограниченна  точность, св занна  с наличием моментных ошибок..

Цель изобретени  - повышение быст родействи  и точности.

Цель достигаетс  тем, что устройство дл  вычислени  синуса и косинуса суммы двух углов, содержащее первый коммутатор, соответствующие входы которого соединены с шинами синусной и косинусной составл ющих  ервого угла и с шиной опорного напр жени , второй коммутатор, соответствующие входы которого соединены b шинами синусной и косинусной составл ющих второго угла, третий коммутатор, выходы которого соединены с входами соответственно первого, второго и третьего элементов пам ти, и элемент сравнени , первый вход которого соединен с выходом третьего элемента пам ти, а выход - с входом усилител , дополнительно содержит 1три интегратора, инвертор, широтно-импульсный модул тор, нуль-орган, распредепитель импульсов, формирователь импульсов, логический элемент эквивалентности , первый и второй двухпозиционные переключатели и первый и второй избирательные фильтры, пойключениь1е к выходам соответственно первого и второго элементов пам ти, выход первого коммутатора соединен с входом первого интегратора, выход которого через инвер тор и непосредственно соединен с соот .ветстЕующими входами первого двухпозиционного переключател , выход которого соединен с входом второго интегратора , выход второго коммутатора соединен с входом третьего интегратора, второго интегратора соединен с входом .третьего коммутатора, выход третье го интегратора соединен с вторым входом элемента сравнени , выход усилител , соединен с информационным входом широтно-импульсного модул тора, выход которого через второй д хпозиционный переключатель соединен с первым и вторым управл ющими входами первого двух позидионного переключател , шина опорного напр жени  соединена с входами синхронизации широтно-импульсного моду л тора, распределител  импульсов и формироватеп импульсов , первый выход которого соединен с входом сброса первого интегратора и с первым входом распределител  импульсов, второй выход формировател  импульсов соединён с входом сброса второго интегратора, третий выход .формировател  импульсов соединен с входом сброса третьего .интегратора и с вторым входом распределител  импульсов четвертый выход формировател  импульсов соединен с третьим входом распред&лител  импульсов, первый, второй и трети выходы которого соединены с управл ющими входами соответственно первого, второго и третьего коммутаторов, а четвертый выход - с,первым входом логического элемента эквивалентности, выход третьего интегратора через нуль-орган св зан с вторым рходом логического элемента эквивалентности, выход которого соединен с управл ющим входом второго дцухпозиционного переключател , а также тем, что выход первого элемента пам ти соединен с дополнительным входом первого Жоммутатора. На чертеже представлена схема устройства . . Устройство содержит коммутатор 1, интегратор 2, инвертор 3, двухпозиционный переключатель 4, интегратор 5, коммутатор 6, элементы пам ти 7 и 8, избирательные фильтры 9 и 1О, элемент 11 пам ти, элемент 12 сравнени , усилитель 13, широтно-импутшсный модул тор (ШИМ) 14, логический элемент эквивалентности 15, коммутатор 16, интегратор 17, нуль-орган 18, формирователь 19 импульсов, распределитель 20 импульсов , двухпозиционный переключатель 21, Устройство работает следующим образом . Преобразование производитс  за 6 тактов в течение шести полупериодов опорного напр жени  OQ . Производитс  формирование двух периодических последовательностей из четырех входных сигналов ченных от синусно-косинус ых датчиков и опорного сигнала по закону: 1, 2, О, 2 - 1, О, 1 ... и 3, 3, 3, 4, 4, 4, 3,.., путем поочередного интегрировани  текущих значений сигналов в момент}л времени , соответствующие экстремумам первой гармоники несущей частоты (и минимуму квадратурной помехи, а также четных гармоник) н запоминани  интеграла на врем  между моментами интегрирова- ни . (aiaK -. возле пор дкового номера сигнала обозначает интегрирование последиего ). Врем  интегрировани  определ етс  периодом импульсных- помех. Затем осуществл етс  формирование широтнсз-импульсного сигнала путем сравнени  второй последовательности с опорным сигналом и периодическое интегрирование первой поспедовательности синхронно с широтно-импупьсным сигналом. После этого производитс  выборка и перезапомиЬание попарных произведений, содержащихс  в результирующем сигнале, расположенных в периодической последовательности через ра.вные интервалы времени , и выделение переменных составл ющих запомненных сигналов, представл ю .щих результат вычислени . Распределитель 20 импульсов в определенной последовательности подключает к входам интеграторов 2 и 17 источники опорного и п емножаемых натф жений на врем  импульсов фиксировани . Указанные моменты времени соответствуют максимуму первой гармоники несущей частоты сигнала и минимуму квадратурной помехи. По окончании импульса на выходе интегратора 2( 17) запоминаетс  напр жение, пропорциональное амплитуде первой гармоники входного сигнала, свободное от помех, так как интеграл от квадратуры высших четных гармоник и импульсных помех за врем  импульса

фиксировани  paieeH нулю. Перед следующим импульсом фиксировани  интеграторы обнул ютс , а затем операци  повтор етс  с сигнйлом следующего источника. П ерьвое и второе умножаемые напр жени  от датчика первого угла U -| и UQ чередуютс  с опорным напр жением UQ на выходе интегратора 2 по закону 12О 2-1-01 и т.д

В течение п того и шестого тактов с выхода распределител  2О импульсов на вход элемента 15 эквивалентности поступает импульс, который в совокупности с сигналом нуль-органа 18 определ ет положение переключател  21, через который коммутирующий сигнал с выхода ШИМ 14 поступает на управл ющий ЕЖОД переключател  4. Тем самым определ етс  правильный знак сигнала, поступающего на интегратор 5. На врем  действи сигнала с выхода распределител  20 импульсов положение переключател  4 измен етс .

Третье и четвертое умножаемые напр жени  ( Ua и и ) интегрируютс  и запоминаютсй интегратором 17. При

этом частота юс чередовани  в три раза ниже частоты опорного напр жени .

На выходе. интегратора 5 формируетс  сигнал, величина которого в течение каждого такта пр мо пропорциональна произведению длительности управл ющих импульсов на амплитуду входного напр жени . При этом знак фиксируемого напр жени  определ етс  фазами шш пол рност ми Еходных сигналов. Перед началом каждого нового широтно-модулированного импульса интегратор 5 обнул етс . Таким образом производитс  поочередное пере1лножение кходных нат р жёний: и.; ; UQ и Uo,;

U. и ; Up и UQ.В моменты времени, когда сигнал на вьЕходе интегратора 5 содержит в произведении опорное напр жение Ug, он фиксируетс  элементом пам ти 11 и в ввде отрицательной обратной св зи подаетс  на вход усилител  13. Таким образом создаетс  замкнутый контур регулировани , что обеспечивает точность преобразовани , так как нелинейности характеристик блоков преобразовател  остаютс  скомпенсированными.

Каждый из двух элементов пам ти 7 и 8 поочередно фиксирует напр жение, пропорциональное произведению то одной, то другой пары перемножаемых сигналов.

На выходе второго запоминающего элемента 7 будут фиксироватьс  поочередно , через равные интервалы времени напр жени  U;ig,,lCU, « вых - i Соответственно не выходе запоминающего элемента 8 будут фиксироватьс  напр жени  г (i И iuyy-l j J

На выходе и ирательных фильтров 9 и 10, выдел ющих переменную составл ю щую сигнала, будут действовать выходны напр жени  переменного тока, амплитуды которых равны сооттветственно

vJ.,..i-l}J -V 4- b

AUWX0 .

)к

и.

О.

Указаш ые формулы соответствуют формулам преобразовани  координат или вычислени  синуса и косинуса суммы двух углов.

При этом частота выходного сигнала будет в три раза менвще частоты опорного напр жени . Устройство одинаково Щ)игодно дл  перемножени  входных напр жении как посто нного, так и переменНО1-О тока, имеющих в общем случае разную форму, частоту и фазу. - Если сигнал с выхода одного из элементов пам ти 7 и 8 подаетс  на дополнительный вход первого или второго переключател , то при соответствующем временном тактовом распределении импульсов обнулени  и фиксировани  происхдит повторное умножение запомненного сигнала на другие.

Таким образом можно получить произведение трех и более сомножителей, а введ  дополнительные элементы пам ти, возведение указанных сомножителей в П -ю степень.

Технико-экономический эффект от-использовани  изобретени  определ етс  улучшением метрологических и массогабаритных характерист.ик и возможностью расщирени  функциональных возможностей

Формула йзобрете н.и  

1. Устройство дл  вычислени  синуса и косинуса суммы двух углов, содержащее первый коммутатор, соответствующие входы которого соединены с щинами си- нусной и косинусной составл ющих первого угла и с щиной опорного напр жени , второй коммутатор, соответствующие входы которого соединены с шинами синусной и косинусной составл5пощих второго угла, третий коммутатор, выходы которого соединены с входами соответственно первого , второго и третьего элементов пам ти и элемент сравнени , первый вход,которого соединен с выходом третьего элемента Пам ти, а выход - с входом усилител , отличающеес  тем, что, с целью повышени  быстродействи  и точности, устройство дополнительно содержит три интегратора, инвертор, широтно-импульсный модул тор, нуль-орган, распределитель импульсов, формирователь импульсов, логический элемент эквивалентности , первый и второй двухпозиционные переключатели и первый и второй избирательные фильтры, подключенные к выходам соотвётствешю первого и второго элементов пам ти, выход первого ком- , мутатора соедвйен с входом первого интеграторе , выход которого через инвертор и непосредственно соединен с соответствук цимн входами первого двухпозиционного переключател , выход которого соединен с входом второго интегратора, выход второго коммутатора соединен с входом третьего интегратора, выход второго интег а гора соединен с входом третьего коммутатора, выход третьего интегратора соеднне  с вторым входом элемеш а сравн енв , выход усилител  соединен с Ш1форма1|и()н ым входом широтно- импульсного модул тора, выход которого через ет-орой дзЕ гэЬюзидибнный переключатель соединен с первым и вторым управл ющими входами первого двухпозидионного переключател , шина опорного напр жени  соединена с входами синхронизации

широтно-импульсного модул тора, распределител  импульсов и формировател  импульсов, первый выход которого соединен с входом сброса первого интегратора и с первым входом распределител  импульсов, второй выход формировател  импульсов соединен с входом сброса второго интегратора, третий выход формировател  импульсов соединен с входом сброса третьего интегратора и с вторым входом распределител  импутшсов, четвертый выход формировател  импульсов соединен с третьим входом распределител  импульсов, первый, второй и третий выходы которого соединены с управл ющими входами соответственно первого , второго и третьего коммутаторов, а четвертый выход - с первым входом логического элемента эквивалентности, выход третьего интегратора через нульорган Св зан с вторым входом логического элемента эквивалентности, а11ход которого соединен с управл ющим входом второго двухпозидионного переключател . 2. Устройство по п. 1, отличаю щ е « ей тем, что, с делью расширени  класса решаемых задач, выход первого элемента пам ти соединен с дополнительным входом первого коммутатора.

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР № 374620, кл. SOeOi 7/22, 1971.

2.Авторское свидетельство СССР Ms 436364, кл. G06G 7/22, 1972 (прототип).

Claims (2)

1. Формула изобрете ния

   1. Устройство для вычисления синуса и косинуса суммы двух углов, содержащее первый коммутатор, соответствующие входы которого соединены с шинами си-” нусной и косинусной составляющих первого угла и с шиной опорного напряжения, второй коммутатор, соответствующие входы которого соединены с шинами синусной и косинусной составляющих второго угла, третий коммутатор _t выходы которого сое- динены с входами соответственно первого, второго й третьего элементов памяти, и элемент сравнения, первый вход , которого соединен с выходом третьего элемента Памяти, а выход - с входом усили- 5 теля, отличающееся тем, что, с целью повышения быстродействия и точности, устройство дополнительно содержит три интегратора, инвертор, широтно-импульсный модулятор, нуль-орган, Ю распределитель импульсов, формирователь импульсов, логический элемент эквивалентности, первый и второй двухпозиционные переключатели и первый и второй избирательные фильтры, подключенные к выхо- 15 дам соответственно первого и второго элементов памяти, · выход первого ком- , мутатора соединен с входом первого интегратора, выход которого через инвертор и непосредственно соединен с соот- 20 ветствукицими входами первого двухпозиционного переключателя, выход которого : соединен с входом второго интегратора, выход второго коммутатора соединен с входом третьего интегратора, выход вто- 25 рого интегратора соединен с входом третьего коммутатора, выход третьего интегратора соединен с вторым входом элемента сравнения, выход усилителя соединен с информационным входом широтно-импульс- 30 кого модулятора, выход которого через второй двухлозиционный переключатель соединен с первым и вторым управляющими входами первого двухпозиционного переключателя, шина опорного напряже- 35 ния соединена с входами синхронизаций широтно-импульсного модулятора, распределителя импульсов и формирователя импульсов, первый выход которого соединен с входом сброса первого интегратора и с первым входом распределителя импульсов, второй выход формирователя импульсов соединен с входом сброса второго интегратора, третий выход формирователя импульсов соединен с входом сброса третьего интегратора и с вторым входом распределителя импульсов, четвертый выход формирователя импульсов соединен с третьим входом распределителя импульсов, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго и третьего коммутаторов, а четвертый выход - с первым входом логического элемента эквивалентности, выход третьего интегратора через нульорган Связан с вторым входом логического элемента эквивалентности, ылход которого соединен с управляющим входом второго двухпозйпионного переключателя.
2. 2. Устройство поп. 1, отличающ ее е й тем, что, с целью расширения класса решаемых задач, выход первого элемента памяти соединен с дополнительным входом первого коммутатора.