SU921074A1 - Code-to-frequency converter - Google Patents

Code-to-frequency converter Download PDF

Info

Publication number
SU921074A1
SU921074A1 SU802956825A SU2956825A SU921074A1 SU 921074 A1 SU921074 A1 SU 921074A1 SU 802956825 A SU802956825 A SU 802956825A SU 2956825 A SU2956825 A SU 2956825A SU 921074 A1 SU921074 A1 SU 921074A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
frequency
output
code
additional
Prior art date
Application number
SU802956825A
Other languages
Russian (ru)
Inventor
Регина Дмитриевна Акинина
Владимир Михайлович Домрачев
Георгий Фомич Мончак
Владимир Иванович Рыбин
Анатолий Петрович Синицын
Original Assignee
Предприятие П/Я В-8670
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8670 filed Critical Предприятие П/Я В-8670
Priority to SU802956825A priority Critical patent/SU921074A1/en
Application granted granted Critical
Publication of SU921074A1 publication Critical patent/SU921074A1/en

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

(54) ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА(54) CODE-FREQUENCY CONVERTER

Изобрете{ше огноситс  к автоматике,. вычислительной технике и телемеханике, а именно к импульсно-пискретным уст ройствам дл  преобразовани  цифровых параллельных коцов в частоту слецовани  электрических импульсов, и может найти применение в различных устройствах и си стемах автоматического управлени  и регулировани . Известно устройство дл  преобразовани  коцов в частоту, содержащее первый счетчик импул1.сов,- первые выходы которого подключены через последовательно соединенные первый многов;ходовый элемент совпадени  и элемент задержки к первому вхоау элемента ИЛИ, второй вход которого подключен к выходу генератора импульсов, а вькод - к счетному вхооу первого счетчика импульсов, второй счетчик импульсов, выходы которого подк к)чены к выходам второго многовходового элемента спшадени ; дополнительный мно говэсодовый элемент совпадени  и два им- пульсных сумматора, первый вход первого из которьк подкгаочен к выходу ИЛИ, второй вход импульсного сумматора соединен с выходом дополнительного .многовхоцово-. го совпадени , входы которого |гоаключ&ны Ко вторым выходам первого счетчбка импульсов, а выход первого сумматора соединен с первым входом второго сум- матора, второй вход которого подключен к выходу многовходового Элемента совпадени , причем вькод второго сумматора соединен со счетаым входом второго счетчика импульсов Ll.Недостаток этого стройства заключаетс  в том, что им обеспечиваетс  требуема  зависимость между кодом и числом импульсов в единицу времени при резко неравномерной по времени расстановке импульсов Известно также устройство дл  феобэааовани  цифровых кодов в частоту импульсов , содержащее генератор, формирс ватель временного интервала Т, схему И, первый вход которой соеаннен с вы ходом первого регулируемого по входному 392 коцу N делител  выходной частоты генератора , а вькод соединен со счетным входом двоичного счетчика, втфой регулируемый целитель частоты, импульсный вход которого соединен с выходом генератора , а цифровые управл ющие входы с поразр дными входами двоичного счетчика 2. Данное устройство обеспечивает равно мерную по времени расстансжку.выходных импульсрв, но линейность преобразовани  код-частота обеспечиваетс  только при ма ой крутизне преобразовани  кода в частоту следовани  импульсов, Цель изобретени  - повышение крути; ны преобразсвани . Поставленна  цель-достигаетс  тем, что в преобразователь Код-частота, содер жащий генаратор импульсов, подключенны выходом к формирователю временного интервала , выполненному на двоичном делителе частоты, поразр дные выходы которого соединены со BxoiiaMH формировател  тактовых импульсов, элемент И, первый вход которого подключен к выходу формировател  тактовых импульсов, второй вход соединен с выходом первого управл емого делител  частоты, а выход подключен к счетному входу двоичного счетчика, вькоды которого поразр дно соединены с управл ющими входами второго управл емого делител  частоты,, импульсный вход которого ПОДКЛЮЧЕН к выходу генератора импульсов и к импульсному входу первого управл емого делител  частоты,управл к цие входы которого соединены с шиной входного-кода, вв дены дополнительный двоичный счетчик, дополнительный элемент И, элемент ИЛИ, дополнительный управл емый делитель частоты и вычислитель, управл5йс«1ше входы которого поразр дно соединены с выходами двоичного счетчика, а выходы поразр дно подключены к управл ющим входам дополнительного.управл емого делител  L А « JU-A W Ч. . Т (. «, Л л, частоты, импульсный вход котфого соеда нен с выходом дополнительного элемента И, первые входы которого по|аключены к выходу генератора импульсов, а вторые входы поразр дно соединены с выходами дополнительного двоичного счетчика,счетный вход которого подключен к первому входу элемента ИЛИ и к вькоау дополнительного управл емого делител  частоты , а обнул ющий вход соединен со вторым входом элемента ИЛИ и с выходом второго управл емого цедател  частоты, На чертеже представлена структурна  электрическа  схема преобразовател . 44 Преобразователь содержит шину I вхосн но го кода, генератф 2 импульсов, двоичный делитель 3 частоты, формирователь 4 тактовых имщгльсов, элемент И 5, двоичный счетчик 6, вычислитель 7, пер вый управл емый делитель 8 частоты, дополнительный управл емый делитель 9 частоты, второй управл емый делитель 10 частоты, дополнительный счетчик 11, элемент ИЛИ 12, дополнительный элемент И 13, выходную шину 14. Выход генератора 2 подключен к импульсным входам первого и второго управл емых делителей 8 -и 10 частоты, о входу двоичного делител  3 частоты и к одному из входов дополнительного эле- мента И 13, Выход первого управл емого делител  8 частоты соединен с одним из входов элемента И 5, второй вход которого соединен с вьисодом формировател  4 тактовых импульсов, входы которого соединены с поразр дными выходами двоичного делител  3 частоты. Выход элемента И 5 соединен со входом счетчика 6, а его поразр дные выходы соединены со входами вычислител  7 и со входами второго управл емого делител  10 час- . тоты,- Выходы вычислител  7 соединены с ци4ровыми входами дополнительного управл емого делител  9 частоты, выход . которого соединен со счетным входом допо/шйтельного счетчика 11 и с одним из входов элемента ИЛИ 12, второй вход котфого соединен с выходом второго управл емого делител  10 частоты и с обнул к цим входом дополнительного счет чика 11, поразр дные выходы которого соединены со входами дополнительного элемента И 13, выход которого соединен с импульсным входом дополнительного управл емого делител  9 частоты. Устройство работает следующим образом . Преобразуемый код N , поступающий на цифровые входы первого управл емого . W делатели 8 частоты устанавливает коэффишент делени  этого делител . На выходе первого управл емого делител  вьнрабатываютс  импульсы, период следовани  Т котфЫх определ етс  следующим выражением; где f - выходна  частота генератора 2. Импульсы с периодом следовани  Т поступают на один иавходов элемента И 5,-На 1фугой вход этого элемента И поступают входные сигналы формировател  59:2 4 тактовых импут сов. Этот формировагель за один такт (врем  набора с нулевого до полного кода) вьЧ}абать1вает импульс длительностью Т. Во врем  дейст-ч ВИЯ импульса с длительностью Т выходные сигналы первого управл емого делител  частоты поступают на вхоц предч варительного обнулени  счетчика б; .Описанный алгоритм приводит к тому. что после окончани  действи  импульса Т в счетчике устанаёливаетс  код Мпр ,о 1редел емый следуклцим выражением: ) . Полученный к од N и/) передаетс  дл  дальнейшего tpeобразовани  в вычислитель 7 и второй управл емый делитель Ю частоты , а счетчик общгл етс  и тем самым подготавливаетс  к слерующему такту формировани  кода Мпр . Так как построение второго управл емого делител  Ю частоты аналогично построению первого делител  8, то на его выходе с учетом того, что Коэффициент его делени  определ етс  кодом Мпр, образуютс  импульсы с периодом слвдсхвани  ТTi -J- Чпр, В тех случа х, когда отношение величины Т к Т представл ет собой целое число, частота имг ульсов fi , выходе делител  10 частоты .точно cooiv ветствует значению кода М . В самом де .ле, при условии Nnp j по дучаем . -J-  т, - т I Однако с учетом того, что отношение Т к Т| не всегда равно целому чисд, а код счетчика Jnf характеризует только целую часть указанного отношени , то частота fj , в общем сдучае, определ етс  выражением f fur- p| -fnp- (5). , чем больше значение кода Nnp. тем выше точность преобразовани , кода N в частоту f . Увеличение Кода Nnp при определенном коде N может быть достигнуто за рче г увеличени  поо-о н- ного коэф({ тциента Т, но при этом умеш шаетс  крутизна преобразовани  кода в частоту. Увеличение точности в п раз во столько же раз уменьшает крутизну преобразовани  . Предлагаемое устройство разрешает указанное пропторечие следующим образом . (2) 4 ё Выбором значений и Т цостигаетс  получение такого кганимального значетш  N|ip. , при котором обеспечиваетс  требуема  точность преобразовани , но не обеспечиваетс  требуема  крутизна преобразовани  (период следовани  и импульсов частотой fzci. в. п раз меньше требуемого , где п 2. I I ,2... ). Назовем эти импульсы импульсами оснсданой последовательности ,Каждый импульс основной посредовательности через элемент ИЛИ 12 поступает на вьЬсс/д устройс ва и одно еменно с этим обнул ет aottoit ,нительный счетчик II, Обнуление счетчика обеспечивает прохождение выхооных ригналрв генератора 2 на  мпульсный вход дополнительного угфавл емого дештэл  9 частоты. Коэффициент делени  последнего определ етс  выходным койом; вычислител  К|оп , котчэый определ в с  следуюишм вьфажением: п-. Так как построение дополнительного управл емого делител  9 частоты анало--ГИЧНО построению первого и второго управл емых делителей 8 и 10 частоты, то на его выходе (с учетом выражени  (6) формируютс  импульсы с периодом след«. « приблизительно в п раз меньше, чем период следовани  импульсов основной пооледовательностк импульсов. Каждый из выходных импульсов дополнительного управл емого делител  частоты поступает через элемент ИЛИ 12 на выход устройства и одновременно С этим- на счетный вход дополнительного счетчика Ц, Дополнительный счетчик фиксирует количество импульсов, выработанных дополнительным управл емым делителем 9. чао ,тоты. Как только выработан (л-1  м-.пульс данной серии, код дополнительиого |счетчика 11 воздействует на входы до полнительного элемента И 13 таким (Образом, что поступление сигналов на импульсный вход дополнительного управл емого делнге   9 частоты прекращаетс , Через некоторое врем  вьфабатываетс  очередной импу ьс основной импульсной последшательности, снова обнул етс  дополнительный счегчик 11 и вьфабатываетс  очередна  сери  из п -1 импульса дополнительной последовательност, Таким образом, на выходе устройства вырабатываетс  повтор кта с  последовательность из п импульсов с частотой следовани  В п раз большей частотыInventor {ognositsa to automation ,. computer technology and telemechanics, in particular, to pulsed-discrete devices for converting digital parallel clods to the pulse frequency of electrical impulses, and can find application in various devices and automatic control and regulation systems. A device for converting kozov to a frequency is known, which contains the first counter impul1s, the first outputs of which are connected via serially connected first multiples, the matching matching element and the delay element to the first input of the OR element, the second input of which is connected to the output of the pulse generator, and the code to the counting input of the first pulse counter, the second pulse counter, the outputs of which are connected to the outputs of the second multi-input switch; an additional multisode coincidence element and two pulsed adders, the first input of the first of which is connected to the OR output, the second input of the pulse adder is connected to the output of the additional multiplier. A match, the inputs of which are the key to the amp; To the second outputs of the first counter of pulses, and the output of the first adder is connected to the first input of the second adder, the second input of which is connected to the output of the multi-input Coincident Element, and the second adder's counter Ll. The disadvantage of this device is that it provides the required relationship between the code and the number of pulses per unit of time with a highly uneven arrangement of pulses. It is also known A device for the phobing of digital codes into a pulse frequency, containing a generator, a time interval generator T, an I circuit whose first input is connected to the output of the first N frequency divider controlled by the input 392 of the N output frequency divider, and the code is connected to the counting input of a binary counter, vtfoy adjustable frequency healer, the pulse input of which is connected to the generator output, and digital control inputs with binary inputs of binary counter 2. This device provides equal time stanszhku.vyhodnyh impulsrv, but the linearity of frequency-converting the code is provided only at the second slope ma code conversion in pulse repetition frequency, target invention - increasing twist; us transform. The goal is achieved by the fact that, in the Code-Frequency Converter, containing the pulse generator, are connected to the time source driver, performed on a binary frequency divider, the bit outputs of which are connected to the clock pulse generator BxoiiaMH, the first input of which is connected to the output of the clock pulse generator, the second input is connected to the output of the first controlled frequency divider, and the output is connected to the counting input of a binary counter, whose codes are connected to the pack The control inputs of the second controlled frequency splitter, whose pulse input is CONNECTED to the output of the pulse generator and to the pulse input of the first controlled frequency splitter, controls the inputs of which are connected to the input-code bus, introduced an additional binary counter, an additional And element, the OR element, an additional controllable frequency divider and a calculator, a control “1” whose inputs are bitwise connected to the outputs of a binary counter, and the outputs are bitwise connected to the control inputs of an additional one. controlled divider L A «JU-A W Ch. T (. ", L l, frequencies, the pulse input of the coupler is connected to the output of the additional element I, the first inputs of which are connected to the output of the pulse generator, and the second inputs are bitwise connected to the outputs of the additional binary counter, the counting input of which is connected to the first the input of the OR element and the additional controlled frequency divider, and the zero input is connected to the second input of the OR element and to the output of the second controlled frequency cedar. The figure shows the electrical circuit diagram of the converter 44 Converter contains bus I in master code, 2 pulse generation, binary 3 frequency divider, 4 clock driver, Element 5, binary counter 6, calculator 7, first controlled frequency divider 8, additional controlled frequency divider 9 , the second controlled frequency divider 10, the additional counter 11, the element OR 12, the additional element AND 13, the output bus 14. The output of the generator 2 is connected to the pulse inputs of the first and second controlled dividers of 8 and 10 frequencies, about the input of the binary divider 3 frequencies and to one of additional inputs of the AND 13 output of the first controllable frequency divider 8 is connected to one input of AND gate 5, a second input coupled to visodom shaper 4 clock pulses, the inputs of which are connected to the binary outputs porazr dnymi 3 frequency divider. The output of the element 5 is connected to the input of the counter 6, and its bit-sized outputs are connected to the inputs of the calculator 7 and to the inputs of the second controlled divider 10 hours. tots, - The outputs of the calculator 7 are connected to the digital inputs of the additional controlled divider frequency 9, the output. the second input of which is connected to the output of the second controlled frequency divider 10 and connected to the input of the additional counter 11, the bit outputs of which are connected to the inputs of the additional element And 13, the output of which is connected to the pulse input of an additional controlled frequency divider 9. The device works as follows. Convertible code N, arriving at the digital inputs of the first controlled. W makers of frequency 8 sets the division ratio of this divider. At the output of the first controlled divider, pulses are generated, the period T of the sequence is determined by the following expression; where f is the output frequency of the oscillator 2. Pulses with a period of following T are fed to one input of the element AND 5, -An input 1 of the input of this element AND the input signals of the former: 59: 2; 4 clock pulses. This driver for one cycle (dialing time from zero to full code)} аб} abats a pulse of duration T. During the action of the WLL pulse with a duration of T, the output signals of the first controlled frequency divider are fed to the preamp zeroing counter b; The described algorithm leads to that. that after the end of the action of the pulse T, the code Mpr is set in the counter, determined by the following expression:). Obtained to N and /) are transmitted for further tpeforming to the calculator 7 and the second controlled frequency divider Yu, and the counter is communicating and thus prepared for the next tact of generating the code Mpr. Since the construction of the second controlled divider frequency U is similar to the construction of the first divider 8, then at its output, taking into account the fact that its division factor is determined by the code Mpr, pulses are generated with a period of time Tti -J-Chpr, In cases where the ratio the values of T to T is an integer, the frequency of the impulses fi, the output of the frequency divider 10. exactly cooiv corresponds to the value of the M code. In de .le, under the condition Nnp j, we dupe. -J- t, - t I However, taking into account the fact that the ratio of T to T | is not always equal to integer number, and the counter code Jnf characterizes only the integer part of the specified ratio, then the frequency fj, in general, is determined by the expression f fur- p | -fnp- (5). the larger the code value is nnp. the higher the conversion accuracy of the code N to frequency f. An increase in the Nnp code at a certain code N can be achieved by increasing the increase in the coefficient ({tcienta T, but at the same time the steepness of the conversion of the code into the frequency is mixed. The increase in accuracy reduces the slope by a factor of two times. The proposed device resolves this proporiation in the following way: (2) 4 Выбор Choosing values and T, one obtains such a robust value N | ip., Which ensures the required conversion accuracy, but does not provide the required conversion slope ( the pulse and frequency fzci. n times smaller than required, where n 2. II, 2 ...). We call these pulses the pulses of the base sequence, Each pulse is the main mediator through the element OR 12 goes to the Wi-Fi / d device and one In this case, zeroing aottoit, a wearable counter II, zeroing the counter ensures that the generator 2 output signals are passed to the impulse input of the additional signal of the decimal 9 frequency. The division ratio of the latter is determined by the output rate; calculator K | op, kotchey defined in with the following definition: n-. Since the construction of an additional controllable divider 9 of the analogue frequency is GICHELO of the construction of the first and second frequency dividers 8 and 10, then at its output (taking into account expression (6), pulses with a period of trace are formed. than the period of pulses following the main pulse sequence.Each of the output pulses of the additional controlled frequency divider goes through the element OR 12 to the output of the device and at the same time from this to the counting input of the additional counter C, Additional account The sensor records the number of pulses produced by the additional controlled divider 9. chao, tota. Once developed (l-1 m-.pulse of this series, the code of the additional | counter 11 acts on the inputs of the additional element I 13 in such a way ( at the pulse input, the additional controlled delngue 9 of the frequency stops, after some time, another impulse of the main pulse sequence is outputted, an additional checker 11 is folded again, and the next series of n -1 impulses an additional sequence, Thus, at the output of the device, a repetition is generated with a sequence of n pulses with a following frequency B n times the frequency

2П Ч обеспечиваетс  увеличение крутизны преобрааовани  кода в частоту в п , раз, При этом зависимость частоты повтиреии  поспецовательности изп импульсов от входного коца Н не отличаетс  от требуемой линейной зависимости на величину большую, чем 100%, а временна  неравномерность расстановки импульсе внутри указанной последовательности импульсов ие превышает величину ij p-100%.2P H provides an increase in the slope of converting a code into a frequency by n, times. At the same time, the dependence of the frequency of the special efficiency of pulses from the input core H does not differ from the required linear dependence by an amount greater than 100%, and the temporal irregularity of the spread within the specified pulse sequence is not exceeds ij p-100%.

Таким образрм, введение в устройств . дополнительного регулируемого делител ,So an introduction to devices. additional adjustable divider,

частоты позвол ет, по сравнению с из вестным устройством, повысить крутиэну греобразовани  |ракт чески без потерь точности.The frequency allows, in comparison with the known device, to increase the spinning rate of Greek formation without any loss of accuracy.

Использование изобретени  позвол ет улучшить качество автоматического управлени  и регулировани .The use of the invention allows to improve the quality of automatic control and regulation.

Claims (1)

1.Авторское сьидетельство СССР1. USSR author's certificate № , кл.-Н 03 К 13/О2, 1978.No., CL-H 03 K 13 / O2, 1978. 2, Авторское свидетельство СССР2, USSR author's certificate № 282748,кл,Н 03 К 13/24, . (прототип).№ 282748, class, H 03 K 13/24,. (prototype).
SU802956825A 1980-07-14 1980-07-14 Code-to-frequency converter SU921074A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802956825A SU921074A1 (en) 1980-07-14 1980-07-14 Code-to-frequency converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802956825A SU921074A1 (en) 1980-07-14 1980-07-14 Code-to-frequency converter

Publications (1)

Publication Number Publication Date
SU921074A1 true SU921074A1 (en) 1982-04-15

Family

ID=20908423

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802956825A SU921074A1 (en) 1980-07-14 1980-07-14 Code-to-frequency converter

Country Status (1)

Country Link
SU (1) SU921074A1 (en)

Similar Documents

Publication Publication Date Title
SU921074A1 (en) Code-to-frequency converter
SU1497721A1 (en) Pulse train generator
SU130062A1 (en) A device for producing a product of two pulse sequences
SU1285602A1 (en) Device for generating blocked balanced ternary code
SU508958A1 (en) Frequency telegraphy signal shaping device with suppressed emissions
SU493916A1 (en) Functional frequency converter to code
SU828407A1 (en) Device for shaping difference frequency pulses
SU559416A1 (en) Device for multi-level code pulse modulation
SU1622926A2 (en) Shaper of time intervals
SU624176A1 (en) Measuring two-phase generator
SU750708A1 (en) Digital infra-low frequency generator
SU491129A1 (en) Device for raising binary numbers to the third degree
SU830645A1 (en) Pulse repetition frequency-to-dc voltage converter
SU1176455A1 (en) Method and apparatus for generating complex stereo signal
SU949803A2 (en) Device for converting parallel code to pulse repetition frequency
SU756304A1 (en) Digital frequency meter
SU1396249A1 (en) Pulse train shaper
SU815888A1 (en) Method of discriminating pulse signal
SU817891A1 (en) Repetition rate scaler
SU466500A1 (en) Random number generator
SU936424A1 (en) Delta-modulator
SU640435A1 (en) Arrangement for converting binary code into quasitriple code
SU1145476A1 (en) Synchronous pulse repetition frequency divider with 5:1 countdown ratio
SU1173548A1 (en) Apparatus for selecting channels
SU892334A1 (en) Low frequency digital meter