SU919148A1 - Device for adaptive reception of frequency-shift keying signals - Google Patents
Device for adaptive reception of frequency-shift keying signals Download PDFInfo
- Publication number
- SU919148A1 SU919148A1 SU802920490A SU2920490A SU919148A1 SU 919148 A1 SU919148 A1 SU 919148A1 SU 802920490 A SU802920490 A SU 802920490A SU 2920490 A SU2920490 A SU 2920490A SU 919148 A1 SU919148 A1 SU 919148A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- inputs
- decoder
- Prior art date
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
1one
Изобретение относитс к телеграфии.The invention relates to telegraphy.
Известно устройство дл адаптивного приема сигналов частотной телеграфии, содержащее аналого-1№|фровой преобразователь, выходы которого соединены с соответствующими входами делителей частоты, одни входы которых соединены с выходом опорного генератора импульсов, а также счетчики, регистры, первый дешифратор и анализатор сигналов 1.A device for adaptive reception of frequency telegraphy signals is known, comprising an analogue-1 No. | flux converter, the outputs of which are connected to the corresponding inputs of frequency dividers, one inputs of which are connected to the output of the reference pulse generator, as well as counters, registers, the first decoder and signal analyzer 1.
Однако в известном устройстве недостаточна достоверность приема.However, in the known device, the reliability of reception is insufficient.
Цель изобретени - повышение достоверности приема.The purpose of the invention is to increase the reliability of reception.
Дл достижени цели в устройство дл адаптивного приема сигналов частотной телеграфии , содержащее аналого-цифровой преобразователь , выходы KOTopoio соединены с соответствующими входами делителей частоты, од1Ш входы которых соединены с выходом опорного генератора импульсов, а также счетчики, регистры, первый дешифратор и анализатор сигналов, введены триггеры, элементы И, элементы ИЛИ, элемент задержки и второй дешифратор , выходы которого подключены кTo achieve the goal, the device for adaptive reception of frequency telegraphy signals containing an analog-digital converter, KOTopoio outputs are connected to the corresponding inputs of frequency dividers, one of which inputs are connected to the output of the reference pulse generator, as well as counters, registers, the first decoder and signal analyzer, are entered triggers, elements AND, elements OR, a delay element and a second decoder, the outputs of which are connected to
первым входам регистров, выходы которых соединены со входами первого дешифратора, выходы которого пoiц лючeньг к одним входам анализатора сигналов, другой вход которого соединен со входом элемента задержки, с выходом первого элемента ИЛИ, с другими входами делителей частоты и с первым входом первого счетчика, выход которого подключен к первому входу первого триггера, выход которого соединен с первым входом второго дешифратора, второй вход которого соединен с первым входом первого элемента Икс выходом второго триггера, первый вход которого соединен с выходом второго счетчика, с первым входом первого элемента ИЛИ и с первым входом третьего счетчика, выход которого соединен со вторым входом первого элемента ИЛИ, с первым входом второго счетчика и с первым входом третьего триггера, второй вход которого соединен со вторым входом первого триггера, со вторым входом второго триггера и с выходом второго элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, первый вход которого 39 соединен с выходом третьего триггера и с третьим входом второго дешифратора, причем выход одного делител частоты подключен ко второму входу первого счетчика, выход другого делител частоты соединен со вторым входом второго счетчика и со вторым входом первого элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, второй вход третьего счетчика соединен со вторым входом второго элемента И, а выход эле мента задержки подключён ко вторым входам регистров. На чертеже изображена структурна электри ческа схема предлагаемого устройства. , Устройство опорный генератор 1 импульсов, делигели 2.и 3 частоты, аналогоцифровой преобразователь (АЦП) 4, счетчики 5-7, элементы ИЛИ 8 и 9, триггеры 10-12, элементы И 13 и 14, элемент 15 задержки, дешифраторы 16 и 17, регистры 18-20, анализатор 21 сигналов. Устройство работает следующим образом. Частотно- модулированный сигнал fc, прошедший , через формирователь (не показан), поступает в виде пр моугольных импульсов, длительность и частота следовани которых определ ютс характеристиками каналообразующей аппаратуры на передающем конце и состо нием канала св зи, на вход счетчика 5. Ш входы счетчиков 6 и 7 поступают импульсы соответственно с выходов делителей 2 и 3, подключенных своими входами к выходу опорного генератора 1 импульсов, и коэффици енты делени которых определ ютс параллель ными кодами соответственно на первых и вторых выходах АЦП 4. Значение указанных кодов определ к)тс , в свою очередь, параметрами аналогового сигнала, поступающего на вход АЦП 4 и характеризующего отношение сигнал/шум в канале св зи. Таким образом, на вход счетчика 6 поступают импульсы с частотой fmin а на вход счетчика 7 - с частотой f глак причем значени fmin и ffnax завис т от значени отношени сигнал/шум в канале св зи и удовлетвор ют условиюthe first inputs of registers whose outputs are connected to the inputs of the first decoder, whose outputs are connected to one input of the signal analyzer, another input connected to the input of the delay element, to the output of the first OR element, to the other inputs of the frequency dividers and to the first input of the first counter, the output which is connected to the first input of the first trigger, the output of which is connected to the first input of the second decoder, the second input of which is connected to the first input of the first element X, the output of the second trigger, the first input of which It is connected to the output of the second counter, to the first input of the first OR element, and to the first input of the third counter, the output of which is connected to the second input of the first OR element, to the first input of the second counter, and to the first input of the third trigger, the second input of which is connected to the second input of the first trigger, with the second input of the second trigger and the output of the second element OR, the first input of which is connected to the output of the second element And, the first input of which 39 is connected to the output of the third trigger and to the third input of the second decoder, with The output of one frequency divider is connected to the second input of the first counter, the output of the other frequency divider is connected to the second input of the second counter and to the second input of the first element AND, the output of which is connected to the second input of the second element OR, the second input of the third counter is connected to the second input of the second element And, and the output of the delay element is connected to the second inputs of the registers. The drawing shows the structural electrical circuit of the proposed device. , The device is a reference generator of 1 pulses, deligels 2. and 3 frequencies, an analog-to-digital converter (ADC) 4, counters 5-7, elements OR 8 and 9, triggers 10-12, elements AND 13 and 14, element 15 delays, decoders 16 and 17, registers 18-20, signal analyzer 21. The device works as follows. The frequency modulated signal fc passed through the driver (not shown) comes in the form of square pulses, the duration and frequency of which are determined by the characteristics of the channel-forming equipment at the transmitting end and the state of the communication channel, to the input of the counter 5. 6 and 7, pulses are received, respectively, from the outputs of dividers 2 and 3, connected by their inputs to the output of the reference pulse generator 1, and the division factors of which are determined by parallel codes, respectively, into the first and second x 4. ADC output value of said codes determined k) are, in turn, an analog signal parameter from the input of the ADC 4 and characterizing the signal / noise ratio in the communication channel. Thus, pulses with a frequency fmin are input to the input of counter 6, and pulses with a frequency f are received at the input of counter 7, the values of fmin and ffnax depending on the signal-to-noise ratio in the communication channel and satisfying the condition
- fcp fmax- fcp fmax
mmmm
где fcp - известна средн частота частотномодулированного телеграфного сигнала. Объем счетчиков 5-7 подбираетс таким образом, чтобы переполнение их происходило несколько раз ( е меньше трех) на интервале элементарной посылки телеграфного сигнала.where fcp is the known average frequency of the frequency-modulated telegraph signal. The volume of counters 5-7 is selected so that their overflow occurs several times (e less than three) in the interval of the elementary sending of the telegraph signal.
Перед началом работы устройства все узлы, содержащие элементы пам ти (триггеры), обнул ютс , а дл делителей 2 и 3 задаютс соответствующие коэффициенты делени , определ емые кодами на выходах АЦП 4.Before the operation of the device, all nodes containing memory elements (triggers) are nullified, and for dividers 2 and 3, the corresponding division factors are defined, determined by the codes on the outputs of the A / D converter 4.
Импульс с выхода элемента ИЛИ 8, поступающий через элемент 15 задержки на входыThe pulse from the output of the element OR 8 coming through the element 15 of the delay at the inputs
Сдвиг регистров 18-20, переписывает информацию с соответствующих выходов дешифратора 16 в их первые разр ды, сдвига имеющуюс в них информацию в сторону старших разр дов. Следующий импульс на входе счетчика 6 проходит через открытый по первому входу элемент И 14, элемент ИЛИ 9 и устанавливает триггеры 11 и 12 в нулевое состо ние . 8 Рассмотрим три возможных случа заполнени счетчиков 5-7. 1. fc fmax- В этом случае счетчик 5 переполн етс первым. Импульс с его выхода устанавливает триггер 10 в единичное состо ние, обнул ет счетчик 6 и, пройд через элемент ИЛИ 8, обнул ет счетчик 7 и поступает на вход Установка начального состо ни делителей 2 и 3, устанавлива новые коэффициенты делени , определ емые отношением сигнал/шум в данный момент. Таким образом, на первом входе дешифратора 16 устанавливаетс 1, а на остальных двух входах - 04. Это состо ние входов дешифратора 16 дешифрируетс им таким образом, что на первом его выходе устанавливаетс Г , а на двух других - О. Импульс, поступающий на входы Сдвиг трехразр дных регистров 18-20 с выхода элемента ИЛИ 8 через элемент 15 задержки, в котором он задерживаетс на врем t Tnm4 Л переписывает в их первые разр ды соответственно 1 и О. Следующий импульс на входе счетчика 5 проходит через элемент И 13, открытый по второму входу, и элемент ИЛИ 9 на вторые входы триггеров 10-12, обнул триггер 10. После этого а1шнаетс подсчет импульсов частоты f на следзтощем участке элементарной посылки. 2. fc В этом случае первым переполн етс счетчик 7 и импульс с его выхода устанавливает триггер 12 в единичное состо ние . Вторым переполн етс счетчик 6 и импульс с его выхода устанавливает триггер 11 в единичное состо ние и обнул ет счетчик 5. Этот же импульс, пройд через элемент ИЛИ 8, обнул ет счетчик 7 и устанавливает новые коэффициенты делени делителей 2 и 3. В этом случае на первом входе дешифратора 16 устанавливаетс О, а на втором и третьем входах - 1. Эта комбинаци сигналов на входах дешифратора 16 дешифрируетс таким образом, что на первом и третьем его выходах устанавливаетс О, а на второмThe shift registers 18-20, rewrites the information from the corresponding outputs of the decoder 16 in their first bits, shift the information available in them towards the higher bits. The next pulse at the input of the counter 6 passes through the element 14, open at the first input, the element OR 9, and sets the triggers 11 and 12 to the zero state. 8 Consider three possible cases of filling counters 5-7. 1. fc fmax- In this case, counter 5 overflows first. The impulse from its output sets the trigger 10 into one state, zeroes the counter 6 and, having passed through the element OR 8, zeroes the counter 7 and enters the input Setting the initial state of dividers 2 and 3, setting the new division factors determined by the signal / noise at the moment. Thus, the first input of the decoder 16 is set to 1, and the remaining two inputs is 04. This state of the inputs of the decoder 16 is decrypted by it so that its first output is set to G, and the other two to O. The impulse arriving at the inputs The shift of three-bit registers 18-20 from the output of the element OR 8 through the delay element 15 in which it is delayed by the time t Tnm4 L rewrites 1 and O, respectively, in their first bits. The next pulse at the input of counter 5 passes through the element 13, open on the second input, and the element OR 9 on in The second inputs of the triggers 10–12, set the trigger 10. After that, the a1 counts the pulses of frequency f on the next slice of the elementary parcel. 2. fc In this case, the first overflow counter 7 and the pulse from its output sets the trigger 12 in one state. The second overflows counter 6 and the pulse from its output sets trigger 11 to one state and zeroes counter 5. This same pulse, passed through the element OR 8, zeroes counter 7 and sets the new division factors of dividers 2 and 3. In this case On the first input of the decoder 16, O is set, and on the second and third inputs is 1. This combination of signals on the inputs of the decoder 16 is decrypted in such a way that O is installed on the first and third outputs, and on the second
3- min f с гпа В этом случае первы переполн етс счетчик 7, вторым счетчик 5, а третьим счетчик 6. Причем возможна ситуаци , когда счетчик 5 переполн етс одновременно со счетчиком 6 или счетчиком 7, Поэтому на входах дешифратора 16 возможны следующие комбинации сигналов: на первом и третьем входах 1, на втором О (-(п с W или 1 (fmin - с тац)- комбинации сигналов дешифрируютс дешифратором 16 таКИМ образом, что на его первом и .втором выходах устанавливаетс О, а на третьем 1. Информаци с выходов дешифратора 16 переписываетс в соответствуюшие регистры 18-20 указанным выше способом. Триггеры 10-12 об нул ютс следующим импульсом на входе счетчика 5 или счетчика 6, который проходит соответственно через элемент И 13 или элемент И 14, элемент ИЛИ 9 на вторые входы этих триггеров.3- min f s gpa In this case, the first counter overflows 7, the second counter 5, and the third counter 6. Moreover, the situation is possible when the counter 5 overflows simultaneously with the counter 6 or counter 7, Therefore, the following signal combinations are possible at the inputs of the decoder 16 : on the first and third inputs 1, on the second O (- (p with W or 1 (fmin - with tac)) - combinations of signals are decrypted by decoder 16 in such a way that O is installed on its first and second outputs, and on the third 1. The information from the outputs of the decoder 16 is rewritten into the corresponding registers 18 -20 in the manner described above: Triggers 10-12 are null by the following pulse at the input of counter 5 or counter 6, which passes respectively through element AND 13 or element AND 14, element OR 9 to the second inputs of these triggers.
После анализа (i+l)-ro участка элементарной посылки в трехразр дных регистрах 18 и 19 присутствует информаци о пол рности (i-H)-ro, i-ro, (i-l)-ro участков, а в трехразр дном регистре 20 - информаци о качестве приема этих участков. Так как выход каждого разр да этих регистров подключен к соответствующему входу дешифратора 17, то комбинаци сигналов- на этих входах в каждый момент времени определ ет пол рность и качаетво приема i-ro участка элементарной посылки с учетом пред- и послеистории, т. е. с учетом пол рности и качества приема. как собственно i-ro участка, так и (i-1)-го и (i+ 1)-го участков .After analyzing the (i + l) -ro portion of the elementary parcel, in the three-digit registers 18 and 19 there is information about the polarity (iH) -ro, i-ro, (il) -ro, and in the three-bit register 20 as reception of these sites. Since the output of each bit of these registers is connected to the corresponding input of the decoder 17, the combination of signals - at these inputs at each moment of time determines the polarity and pumps the reception of the i-th elementary parcel, taking into account the pre- and post-history, i.e. taking into account the polarity and quality of reception. both the i-ro site itself, and (i-1) -th and (i + 1) -th sites.
в зависимости от комбинации сигналов, присутствующих на входах дешифратора 17 и характеризующих предварительное решение о пол рности и качестве приема (i-1-го, i-ro, (i+1)-го участков, сигналы на его выходах, характеризующие окончательное рещение о пол рности и качестве приема i-ro участка, вл ютс следующими: при уверенном приеме сигналов отжати или нажати формируетс 1 соответственнЬ на первом или втором выхода на третьем выходе в этом случае формируетс О при неуверенном приеме участка элементарной посылки на первом и втором выходах дешифратора 17 формируетс О, а на третьем его выходе - 1.depending on the combination of signals present at the inputs of the decoder 17 and characterizing the preliminary decision on the polarity and quality of reception (i-1, i-ro, (i + 1) -th plots, signals on its outputs, characterizing the final decision about The polarities and reception quality of the i-ro portion are as follows: if the release or pressing signals are confidently received, 1 correspondingly formed on the first or second output on the third output, in this case, O is formed with an uncertain reception of the elementary parcel on the first and second deshi outputs Rathore About 17 is formed, and on its third output - 1.
Алгоритмы прин ти окончательного решени о пол рности и качестве приема i-ro участка элементарной посылки с учетом преди послеистории, реализуемый дешифратором 17, могут быть различными.The algorithms for making the final decision on the polarity and quality of reception of the i-ro portion of the elementary parcel, taking into account the pre-history, implemented by the decoder 17, may be different.
Сигналы с выходов дешифратора 17 занос тс в блок 21 анализа в момент прихода импульса с выхода элемента ИЛИ 8 на вход записи этого блока, в котором по заданномуThe signals from the outputs of the decoder 17 are entered into the analysis block 21 at the moment of arrival of the pulse from the output of the element OR 8 to the recording input of this block, in which
алгоритму анализируетс пол р1госгь и качество приема всех или определенным образом выбранных участков на интервале элементарной посылки, границы которой оп{)едел ютс синхроимпульсами (СИ), поступающими из устройства подстройки фазы (не показано), и вьшоситс решение о loл pнocти и качестве приема всей элементарной посылки. Сигнал отжати и нажати снимаютс соответственно с первого и второго выходов блока 21 ана;шза , а сигнал стирани с третьего выхода , этого блока.the algorithm analyzes the field p1gosg and the quality of reception of all or in a certain way selected areas in the elementary parcel interval, the boundaries of which are {{) {\} eaten by sync pulses (SI) received from a phase adjustment device (not shown), and decides about the capacity and quality of the whole elementary parcel. The release and press signals are removed respectively from the first and second outputs of block 21a, and the signal is erased from the third output of this block.
Таким образом, решеш-е о пол рности и качестве приема элементарной посылки телеграфного сигнала принимаетс не только на основе анализа среднего значени частоты принимаемого сигнала на интервале этой посылки, но и с учетом закона изменени этой частоты на интервале посылки.Thus, the decision on the polarity and quality of reception of the elementary telegraph signal is made not only on the basis of an analysis of the average frequency of the received signal in the interval of this parcel, but also taking into account the law of variation of this frequency in the interval of the parcel.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802920490A SU919148A1 (en) | 1980-05-06 | 1980-05-06 | Device for adaptive reception of frequency-shift keying signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802920490A SU919148A1 (en) | 1980-05-06 | 1980-05-06 | Device for adaptive reception of frequency-shift keying signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU919148A1 true SU919148A1 (en) | 1982-04-07 |
Family
ID=20894080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802920490A SU919148A1 (en) | 1980-05-06 | 1980-05-06 | Device for adaptive reception of frequency-shift keying signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU919148A1 (en) |
-
1980
- 1980-05-06 SU SU802920490A patent/SU919148A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2422664A (en) | Wobbled radio carrier communication system | |
US4933954A (en) | Device for recombination of a message transmitted by a frequency hopping transmitter | |
US4130724A (en) | Data receiver with synchronizing sequence detection circuit | |
SU919148A1 (en) | Device for adaptive reception of frequency-shift keying signals | |
US4097804A (en) | Transmitting and receiving diversity system | |
US4905218A (en) | Optical multiplex communication system | |
US3117305A (en) | Frequency shift transmission system | |
US3529248A (en) | Tone sensor | |
SU1525925A1 (en) | Device for selecting channels for spaced reception | |
SU1587656A1 (en) | Clock synchronization signal analyzer | |
SU1389009A1 (en) | Device for adaptive reception of double-frequency telegraphic signal | |
SU1525921A1 (en) | Device for correcting nonuniformity of group passage time in communication channels | |
SU1124364A2 (en) | System for transmitting digital information | |
SU782171A2 (en) | Bipulse signal receiving device | |
SU843274A1 (en) | Communication channel monitoring device | |
SU866757A1 (en) | Device for receiving signals with adaptive correction of intersymbol interference | |
SU1305881A2 (en) | Device for selecting communication channel | |
SU1510109A1 (en) | Acoustic-frequency signal receiver | |
SU1471315A1 (en) | Bi-pulse signal receiver | |
SU1497746A1 (en) | M-ary discrete signal receiver | |
SU849526A1 (en) | Device for transmitting digital signals | |
SU652714A1 (en) | Discrete-address communication system | |
RU1841340C (en) | The method of broadband electronic intelligence of signals of electronic means | |
SU1099414A1 (en) | Device for checking amplitude-frequency response of seized telephone channel | |
SU1180953A1 (en) | Device for reception and transmission of information |