SU919078A1

SU919078A1 - Analogue-digital converter

Info

Publication number: SU919078A1
Application number: SU802940236A
Authority: SU
Inventors: Валерий Владимирович Озеров; Радик Рауфович Нугаев; Миляума Бакировна Логунова; Надежда Степановна Бабина
Original assignee: Уфимский авиационный институт им.Орджоникидзе
Priority date: 1980-06-19
Filing date: 1980-06-19
Publication date: 1982-04-07

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(54) ANALOG-DIGITAL CONVERTER

Изобретение относитс к вычиспитепь ной технике и может быть использовано Б измерительных приборах и устройствах ввода цифровых вычислительных машин.The invention relates to computer technology and can be used in measuring instruments and input devices of digital computers.

Известен аналого-цифровой преобразователь , содержащий источник опорного напр жени , аналоговые ключи, интегратор , блок управлени , генератор импульсов , счетчик и элемент И 1 .An analog-to-digital converter is known, comprising a reference voltage source, analog switches, an integrator, a control unit, a pulse generator, a counter, and an AND 1 element.

Недостатком устройства вл етс низка точность преобразовани , обусловленна тем, что период интегрировани измер емого сигнала разбит на поднериоды, в течение которых происходит подкгасчение на вход интегратора опорного напр жени .A disadvantage of the device is the low conversion accuracy, due to the fact that the integration period of the measured signal is divided into sub-periods, during which the voltage is applied to the input of the integrator of the reference voltage.

Известен аналого-цифровой преобразователь , содержащий источник опорного напр жени , выход которого через первый аналоговый ключ соединен с первым входом интегратора, второй вход которого через второй аналоговый ключ соединен с выходом источника измер емого снгна- ла, а выход соеди ен с входами порогового устройства и компаратора, выход которого соединен с первыкш входами генератора импульсов и блока формирова.ни периода интегрировани опорного папр жени второй вход которого соодпнен с выходом первого элемента И, а третий вход соединен с упраач ющим входом второго аналогового ключа п выходом блока формироЕйни периода интегрировани измер емого сигнала, вход которого The analog-to-digital converter is known, which contains a source of reference voltage, the output of which is connected to the first input of the integrator via the first analog switch, the second input of which is connected to the output of the measured source via the second analog switch, and the output of the threshold device a comparator, the output of which is connected to the first inputs of the pulse generator and the unit forming the integration period of the reference folder, the second input of which is connected to the output of the first element I, and the third input Inonii with upraach yuschim input of the second analog switch n output unit formiroEyni integration period of the measured signal, the input of which

10 соединен с первым выходом генератора имл5льсов и первым входом второго элемента И, второй вход которого соединен с выходом блока формттрованм периода интегрировани опорного н.апр женп и с 10 is connected to the first output of the generator and the first input of the second element I, the second input of which is connected to the output of the block formating for the integration period of the reference n.

15 уптравл гощим входом первого аналогового ключа, а выход соединен с первым входом счетчика импульсов, второй вход ко торого сс) с вторым входом гене . ратора импульсов, а выходы через дешифратор соедш1ень с входами элемента 11ПИ, выход порогового элемента И, впо рой вход которого соединен с вторым выходом гепрратора и тульсов 12, НедостзАОК устройства - низка точность преобразовани . Целью изобретени вл етс повышени точности преобразовани . Указанан цель достигаетс тем, что в аналого-цифровой преобразоват«5ль, содержащий источник опорного напр жени , выход которого через первый аналоговый ключ соединен с первым входом интегратора , второй вход которого через второй а}шлоговый ключ соединен с выходом источника измер емого сигнала, а выход соединен с входами порогового устройства и компаратора, выхоа которого соединен с первыми вхоцами генератора импульсов и блока формировани периоцга Интегрировани опорного напр жени , второй вход которого, соецинен с выкоцом первого элемента И, а третий вхоц соединен с управл ющим входом второго аналогового ключа и выходом блока формировани периода интегрировани измер емого сигнала, вход которого соединен с первым выходом генератора импульсов и первым вхоаом второго элемента И, второй вход которого соединен с выходом блока формировани периода интегрировапи опорного напр жени и с управл ющим входом первого аналогового ключа, а выход соединен с первым входом счетчика импульсов, второй вхоц которого соединен с вторым входом генератора импульсов, а выходы через дешиф р ор соединены с входами элемента ИЛИ, выход порогового устройства соединен с первым вхоаом первого элемента И, второй вход которого соединен с вторым выходом генератора импульсов, введены блок формировани временные интервалов логический блок, дополнительный э емергт И, причегл выход элемента ИЛИ через дополнительньп элемент И соединен с четвертым входом блока формировани периода интегрировани опорного напр жени , второй вход дополнительного элемента И через логический блок соединен с выходами блока формировани временны интервалов, вход которого соединен с вторым выходом генератора ик-шу.тьсов, а управл ющий вход логического блока сое аинен с выходом nopoiOBoro устройства. На фиг. 1 приведена структурна элек трическа схема устройства; на фиг, 2 временна диаграмма работьг устройства; на фиг. 3 приведены временные анаграмм работы блока 13; на фиг, -4 - временные диаграммы работы блока 15. Хналого-дифровой преобразователь содержит интегратор 1, построенный на основе операционного усилител с емкостной обратной св зью, аналоговые ключи 2 и 3 дл подключени на вход интегратора источника 4 опорного напр жени и источника 5 измер емого сигнала, компаратор 6, пороговое устройство 7, задающее по шине 8 пороговое напр жение на выходе интегратора, блок 9 управлени с блоком 10 формировани периода интегрировани измер емого сигнала и генератором 11 импульсов, блок 12 формировани периода интегрировани опорного напр жени , блок 13 формировани временных интервалов , логический блок 14, определ ющий количество отключений опорного напр жени , от входа интегратора дл конкретного измер емого сигнала, дешифратор 15, состо щий из элементов И 16, элемент ИЛИ 17, элементы И 18 и 19 по сигналам, с которых осуществл етс подключение и отключение опорного напр жени на вход интегратора в течение периода интегрировани измер емого сигнала , элемент И 2О на входе счетчика 21 импульсов, входна шина 22, выходна шина 23. Устройство также содержит напр жение 24 на выходе интегратора, период 25 интегрировани измер емого сигнала, период 26 интегрировани опорного напр жени , напр жение 27 на выходе логического блока 14, импульсы 28 на выходе элемента ИЛИ 17 дл отключени опорного напр жени , временные интервалы 29 с выхода блока 13(фиг. 2). .налого-дифровой преобразователь работает следующим образом. При поступлении ва входную шину 22 старт-импульса сбрасываетс в ноль счет-, чик 21 и привоцитс1 в действие блок 9. Импульсы с генератора 11 поступают на блок 10, выходной сигнал которого поступает на управл ющий вход аналогового ключа 3, в результате чего измер емый сигнал через аналоговый ключ 3 подклю- чаетс на вход интегратора 1. Ироисходит интегрирование измер емого сигнала. Как только напр жение 24 на выходе интегратора 1 достигнет порогового напр жени порогового устройства 7, пороговое устройства 7 формирует выходной сигнал и ЕШрвЕлй приьиедший импульс с выхода ге- не|)агора 1 через элемент И 18 поступает на блок 12, выходной сигнал которого отпирает аналоговый ключ 2, подключа опорное напр жение источника 4 59 на вкоц интегратора 1. Одновременно им пульсы с Fibixoaa генератора, через элеме И 2О поступают на счетчик 21. Проискоцит совместное интегрирование измер емого сигнала и опорного напр жени , заполнение счетчика 21. С момента начала работы блоком 13 создаютс временные интервалы, которые поступают в логический блок 14. Туда же поступает и выходной сигнал порогового устройства 7. Блок 13 служит дл формировани временных интервалов, с помощью кото- рых можно определить минимальное коли чество отключений DO от входа интеграто ра 1 дл различных значений Ux При выбранном значении посто нного порогового напр жени } , существуют области в измер емом диапазоне напр же ний U) , при которых отключение опорно- го напр жени в течение периода интегри ровани измер емого сигнала Т должно быто О, 1, 2 ... раз. Находим эти области диапазона изменени Uj . Дл этого составл ем временные диаграммы дл различных значений DX , наход щихс на границах областей, когда длительность процесса преобразовани равна длитачь- ности периода Т (фиг. 3). Дл временных диаграмм записываем системы уран- нений .t и ) .)4 U4. )4-0 Реша системы уравнений (выража из каждого уравнени врем t,, , t( , ti, подставл в последнее уравнение) имеем ,..( ,.),.V., где К О, 1, 2 ... - коэффициент, задак щий количество отключений UQ в течение периода Т. Дл реализованного устройства значени параметров выбраны так, что максимальное возможное число отключений UQ равно 2, т.е. К. пач - Следовательно, нужно выбрать три обласч-и их диапазона Ux . Длительность и расположение временных интервалов блока 13 определ етс следующим образом; В соответствии с этим задаютс временные интервалы 29 и логическим блоком 14 (фиг. 2) анализируетс положе786 ние сигнала порогового устройства 7 относительно временных интервалов блока 13, длительность и расположение которых относительно периода интегрировани измер емого сигнала 25 выбираютс в зависимости 9т величин порогового и опорного напр жений и фиксированного интервала времени, создаваемого дещифратором 15, за счет дещифрации элементами И 16 разр дов счетчика 21. Длительность фиксированного интервала времени иф , создаваемого дешифратором 15, выбираетс так, чтобы выходное напр жение интегратора в течение периода Т интегрировани измер емого сигнала Ux не было меньше порога срабатывани компаратора 6. Рассчитываетс длительность t ф дл режима, когда крутизна выходного напр жени интегратора при совместном интегрированиуг измер емого U)( и опорного JQ напр л еш1й максимальна. Этому соответстБует временна диаграмма (фиг. 4), так как крутизна определ етс разностью напр жений (ijj -Do ). Можно записать следующую систему уравнений: и Ц и . хq- t,T-i Поделив первое уравнение на второе и учитыва третье уравнение, имеем , ,, решение которого дает следующее i тт UflCT Значение i z-V- вл етс IUUo у1аксимально возможной длительностью ЬСР при заложенных при расчете аналого-цифрового преобразовател значени х JQ , VJ , Т и - посто нной времени интегратора. Обычно при практ1тч еском . применении значение принимают несколько меньше t о и кратным 1 , чтобы упростить дешифратор 15 и дешифрировать только старшие разр ды выходного счетчика 21. Кроме того, такое загрубление t СР необходимо, чтобы исключить срабатывание компаратора (т.е. напр жение на выходе интегратора меньше порога срабатывани компаратора) в течение пе ода Т из-за дрейфовых и инструментальн погрешностей устройства. Длительность фиксированноги интервал времени выбираетс также в зависимости от величин порогового и опорного напр же .1Шй, чтобы выходное напр жение интег тора 1 никогда не было меньше порога срабатывани компаратора в течение пери ода интегрировани измер емого сигнала 25, Поэтому логическим блоком 14 в зависимости от времени сигнала с порогового устройства 7 вырабатывает с сигнал, который поступает на элемент И 19 и регулирует количество импульсов 28 на отключение опорного напр жени через блок 12 и аналоговый ютюч 2 от входа интегратора1, которые формируют с по око1гчании фиксированьюго интервала времени элементом ИЛИ 17. На фиг. 2 показана работа преобразовател дл дву измер емьлх сигналов. Сплошной линией показана крутизна выходного напр жени совме1це1шого интегрировани така , что за период интегрироват1 намер емого сигнала выходное напр жение интегратора 1 не достигнет порога срабатывани компаратора 6, поэтому логическим блоком 14 создаетс запрет дл прохождени импульсов 28 с выхода элемента ИЛ 17 на отключение опорного панр же1ш . При штриховой крутизна такова, что компаратор срабатывает. Поэтому после окончани фиксированного иштервала времени, задаваемого дешифратором 15, опорное напр жение отключаетс от входа интегратора 1, а после второго срабатывани порогового устройства 7 элемент И 19 запираетс напр жением 27 с логического блока 14. В кокпе периода интегрировани измер емого сигнала выходной сигнал блока 10 запирает аналоговый ключ 3, чем прекращает не- ступление измер емого сигнала на вход интегратора I, и через блок 12 отпирает- аналоговый KJrюч 2, подключа на вход интегратора 1 опорное напр жение. Интегрирование опорного напр жени заканчиваетс с по влением стоп-икшульса на выходной шшю 23 компаратора 6, который через блок 12 и аналоговый ключ 2 отключает опорное напр жение от входа интегратора 1 и ост4шавливаег генератор 11, В течение цикла преобразованн импульсы с , выхода генератора 11 noci-yii-ают через элементы И 2О на счет шк 21 вс кий раз, когда опорное напр жеш1е подключено ко входу интегратора 1 в течение периода 26 интегрировани опорного напр жени . Таким образом, число подключений опорного напр жени на вход интегратора в течение периода интегрировани измер емого сигнала при заданных пороговом и опорном напр жени х сведено к минимуму . Это позвол ет повысить точность преобразовани . ормула зобретени Аналого-цифровой преобразователь, содержаишй источник опорного напр жени , выход которого через первый аналоговый ключ соединен с первым входом интегратора , второй вход которого через второй аналоговый ключ соединен с выходом источника измер емого сигнала, а выход соединен с входами порогового устройства и компаратора выход которого соединен с первыми входами генератора импульсов и блока формировани периода интегрировани опорного напр жени , второй вход которого соединен с выходом первого элемента И, а третий вход соединен с управл ющим входом второго аналогового ключа и вьпсодом блока формировани периода интегрировани измер емого сигнала, вход которого соединен с первым выходом генератора импульсов и первым входом второго элемента И, второй вход которого соединен с вых.одом блока формировани периода интегрировани опорного напр жени и с управл ющим входом первого аналогоЕюго ключа, а выход соединен с первым входом счетчика импульсов, второй вход которого соединен с вторым вхо- дом генератора импульсов, а выходы через дешифратор соединены с входами элемента ИЛИ, выход порогового устройства соединен с первым входом первого элемента И, второй вход которого соединен с вторым выходом генератора импульсов, о т л и ч а ю щ и и с тем, что, с целью повышени точности преобразовани , в него введены блок формировани bpeMQiHbix интервалов, логический блок, дополнительный элемент И, причем выход элемента ИЛИ через дополнительный элемент И соединен с четвертым входом блока формировани периода интегрирова1ГИЯ опорного напр жени , второй вход дополнительного элемента И через логический блок соединен с выходами блока формировани времеин1з1х интервалов,. вход которого соединен с вторым выходом генератора имщльсов, а управл ющий вход логического блока соединен выходом порогового устройства. Источники информации, прин тые во внимание при экспертиз15 is controlled by a strong input of the first analog key, and the output is connected to the first input of the pulse counter, the second input of which is a CC) to the second input of the gene. pulse output, and the outputs through the decoder are connected to the inputs of the 11PI element, the output of the threshold element I, and the input of which is connected to the second output of the heater and the pulses 12, the device has a low conversion accuracy. The aim of the invention is to improve the accuracy of the conversion. The goal is indicated by the fact that an analog-to-digital converter contains a reference voltage source, the output of which is connected via the first analog switch to the first input of the integrator, the second input of which is connected to the output of the measured signal source via the second a}, and the output is connected to the inputs of the threshold device and the comparator, the output of which is connected to the first inputs of the pulse generator and the periotsg formation unit Integrating the reference voltage, the second input of which is connected with And, and the third input is connected to the control input of the second analog key and the output of the integrating unit of the measured signal, the input of which is connected to the first output of the pulse generator and the first input of the second And, the second input of which is connected to the reference voltage and the control input of the first analog switch, and the output is connected to the first input of the pulse counter, the second input of which is connected to the second input of the pulse generator, and the outputs Through deciphering, p ora is connected to the inputs of the OR element, the output of the threshold device is connected to the first inlet of the first element AND, the second input of which is connected to the second output of the pulse generator, a logical block forming unit is added, an additional AND output, and the output of the OR element through additional element I is connected to the fourth input of the unit forming the period of integration of the reference voltage, the second input of the additional element I is connected via the logic unit with the outputs of the unit forming the time enny intervals, whose input is connected to the second output generator IR shu.tsov and control logic block input soy ainen yield nopoiOBoro device. FIG. 1 shows a structural electrical circuit diagram of the device; FIG. 2 is a time diagram of the device; in fig. 3 shows the temporary anagrams of operation of block 13; FIG. 4 shows timing diagrams of the unit 15 operation. The soft-diffraction converter contains integrator 1, built on the basis of an operational amplifier with capacitive feedback, analog switches 2 and 3 for connecting the source 4 of the reference voltage and the source 5 to the integrator input signal, comparator 6, threshold device 7, which sets bus threshold voltage at the output of the integrator, control unit 9 with measured signal integration unit 10 for integrating the measured signal and pulse generator 11, period shaping unit 12 integration of the reference voltage, block 13 of the formation of time intervals, logic block 14, determining the number of disconnections of the reference voltage from the integrator input for a particular measured signal, the decoder 15, consisting of AND 16 elements, OR 17 element, AND 18 elements and 19 according to the signals from which the reference voltage is applied to the integrator input during the integration period of the measured signal, the AND 2O element at the input of the pulse counter 21, the input bus 22, the output bus 23. The device also contains voltage 24 at the output of the integrator, period 25 of the integration of the measured signal, period 26 of the integration of the reference voltage, voltage 27 at the output of the logic unit 14, pulses 28 at the output of the element OR 17 to turn off the reference voltage, time intervals 29 from the output of the block 13 (FIG. 2). .nogo-diffraction converter operates as follows. When the input bus 22 of the start-pulse arrives, it is reset to zero by counting, chick 21, and the trigger 9 is activated. The pulses from the generator 11 are sent to block 10, the output signal of which is fed to the control input of the analog switch 3, resulting in a measured the signal via analog switch 3 is connected to the input of integrator 1. The measured signal is integrated. As soon as the voltage 24 at the output of the integrator 1 reaches the threshold voltage of the threshold device 7, the threshold device 7 generates an output signal and an ENERGOED output pulse from the generator output | agora 1 through the element 18 goes to block 12, the output signal of which unlocks the analog key 2, connecting the reference voltage of the source 4 59 to the integrator 1. Simultaneously pulses from the Fibixoaa generator, through the element I 2O arrive at the counter 21. Proscotsit joint integration of the measured signal and the reference voltage, filling the account 21. From the moment of commencement of operation, block 13 creates time slots that go to logic block 14. The output signal of threshold device 7 also enters. Block 13 serves to form time slots, with which you can determine the minimum number of trips. from the input of the integrator 1 for different values of Ux With the selected value of the constant threshold voltage}, there are areas in the measured voltage range U) at which the disconnection of the reference voltage during the integration period measured signal T must byto O, 1, 2 ... again. Find these regions of the range of variation of Uj. To do this, we compose time diagrams for different values of DX located on the borders of the regions when the duration of the conversion process is equal to the length of the period T (Fig. 3). For time diagrams, we write down the .t and) uranium systems.) 4 U4. ) 4-0 Solving a system of equations (expressing from each equation time t ,,, t (, ti, substituting into the last equation) we have, .. (,.),. V., Where K O, 1, 2 ... - the coefficient specifying the number of trips UQ during the period T. For the implemented device, the parameter values are chosen so that the maximum possible number of trips UQ is 2, i.e. K. pac. Therefore, we need to choose three regional Ux ranges. The duration and location of the time intervals of block 13 is determined as follows: In accordance with this, time intervals 29 and logical Kim unit 14 (Fig. 2) analyzes the position of the signal of the threshold device 7 relative to the time intervals of block 13, the duration and location of which relative to the integration period of the measured signal 25 are selected according to 9m of the threshold and reference voltages and the fixed time interval created by the decipher 15 , due to decoding by the elements AND 16 bits of the counter 21. The duration of the fixed time interval IF, created by the decoder 15, is chosen so that the output voltage of the integration torus during the integration period T of the measured signal Ux was not less than the trigger threshold of the comparator 6. Calculate the duration t f for the mode when the slope of the integrator output voltage at the joint integration of the measured U) (and the reference JQ is straight. This corresponds to the timing diagram (Fig. 4), since the slope is determined by the voltage difference (ijj -Do). You can write the following system of equations: and C and. xq- t, Ti Dividing the first equation by the second one and taking into account the third equation, we have, the solution of which gives the following i tt UflCT , T and is the time constant of the integrator. Usually when practicing. the application takes a value slightly less than t о and a multiple of 1 in order to simplify the decoder 15 and only decrypt the higher bits of the output counter 21. In addition, this coarseness t CP is necessary to eliminate the operation of the comparator (i.e., the voltage at the integrator output is less than the threshold operation of the comparator) during the period T due to drift and instrumental errors of the device. The duration of the fixed time interval is also chosen depending on the threshold and reference voltage values. 1 So that the output voltage of the integrator 1 is never less than the comparator trigger threshold during the integration period of the measured signal 25, Therefore, the logic unit 14 depending on time the signal from the threshold device 7 generates a signal that goes to the element And 19 and adjusts the number of pulses 28 to turn off the reference voltage through the block 12 and analogue YouTube 2 from the input of the integrator1 which form with the fixation of a fixed time interval by the element OR 17. In FIG. Figure 2 shows the operation of a transducer for two-dimensional signals. The solid line shows the steepness of the output voltage of the combined integration such that during the integration of the intended signal the output voltage of the integrator 1 does not reach the threshold of the comparator 6, therefore, the logic block 14 prevents the passage of pulses 28 from the output of the IL 17 element to turn off the reference panel 1 . When the stroke slope is such that the comparator is triggered. Therefore, after the end of the fixed interval time set by the decoder 15, the reference voltage is disconnected from the input of the integrator 1, and after the second triggering of the threshold device 7, the element And 19 is locked by voltage 27 from the logic unit 14. In the control period integration flag, the output signal of the unit 10 locks the analog switch 3, than stops the non-response of the measured signal to the input of the integrator I, and through the block 12 opens the analog KJ-switch 2, connected to the input of the integrator 1 reference voltage. The integration of the reference voltage ends with the appearance of a stop pulse on the output pin 23 of the comparator 6, which, through block 12 and the analog switch 2, disconnects the reference voltage from the input of the integrator 1 and stops the generator 11. During the cycle, the pulses are converted from, the output of the generator is 11 noci -yii-ayut through the elements AND 2O at the expense of 21 times, when the reference voltage is connected to the input of the integrator 1 during the period 26 of the integration of the reference voltage. Thus, the number of connections of the reference voltage to the input of the integrator during the period of integration of the measured signal at the specified threshold and reference voltages is minimized. This makes it possible to increase the accuracy of the conversion. The formula of the invention An analog-to-digital converter containing a voltage source, the output of which through the first analog switch is connected to the first input of the integrator, the second input of which through the second analog switch is connected to the output of the measured signal source, and the output is connected to the inputs of the threshold device and comparator output which is connected to the first inputs of the pulse generator and the unit for forming the period of integration of the reference voltage, the second input of which is connected to the output of the first element I, and a third The input is connected to the control input of the second analog switch and the transmitter of the integration period of the measured signal, the input of which is connected to the first output of the pulse generator and the first input of the second element I, the second input of which is connected to the output voltage of the reference voltage integration period and with the control input of the first analogue key, and the output is connected to the first input of the pulse counter, the second input of which is connected to the second input of the pulse generator, and the outputs through the decoder are united with the inputs of the OR element, the output of the threshold device is connected to the first input of the first element I, the second input of which is connected to the second output of the pulse generator, so that, in order to improve the accuracy of conversion, a block of formation of bpeMQiHbix intervals, a logical block, an additional AND element are entered, the output of the OR element through an additional AND element connected to the fourth input of the period formation module integrating 1GI a reference voltage, the second input of an additional element AND through logs A cus block is connected to the outputs of a time interval formation block. whose input is connected to the second output of the generator, and the control input of the logic unit is connected to the output of the threshold device. Sources of information taken into account in the examination

/ 78 1.Патент Великобритании J 1385455 кл. С, 4 Н, 1975. 2.Авторское свидетельство СССР по за вке № 2494599/18-24, 1979 (прототип). / 78 1.Patent of Great Britain J 1385455 cl. C, 4 N, 1975. 2. Author's certificate of the USSR for application No. 2494599 / 18-24, 1979 (prototype).

(pi/г.г(pi / yy

Claims

Claim

An analog-to-digital converter containing a reference voltage source, the output of which is connected through the first analog key to the first input of the integrator, the second input of which is connected through the second analog key to the output of the measured signal source, and the output is connected to the inputs of the threshold device and the comparator ^ whose output is connected to the first inputs of the pulse generator and the unit for forming the integration period of the reference voltage, the second input of which is connected to the output of the first element And, and the third input is connected to the control the main input of the second analog key and the output of the unit for forming the period of integration of the measured signal, the input of which is connected to the first output of the pulse generator and the first input of the second element And, the second input of which is connected to the output of the unit for forming the period of integration of the reference voltage and with the control input of the first analog key, and the output is connected to the first input of the pulse counter, the second input of which is connected to the second input of the pulse generator, and the outputs through the decoder are connected to the inputs of the element OR, the output of the threshold device is connected to the first input of the first element And, the second input of which is connected to the second output of the pulse generator, with the fact that, in order to increase the accuracy of the conversion, a formation unit is introduced into it time intervals, a logical block, an additional AND element, and the output of the OR element through an additional AND element connected to the fourth input of the unit for forming the reference voltage integration period, the second input of the additional And element through a logical block connected to strokes forming unit time slots ,. whose input is connected to the second output of the pulse generator, and the control input of the logic unit is connected to the output of the threshold device.