SU907847A1

SU907847A1 - Device for preventing fractionation of telegraph signals being received

Info

Publication number: SU907847A1
Application number: SU802921653A
Authority: SU
Inventors: Галина Михайловна Вагина; Александр Степанович Горин; Евсей Юделевич Шапиро
Original assignee: Предприятие П/Я А-1736
Priority date: 1980-04-30
Filing date: 1980-04-30
Publication date: 1982-02-23

Description

(54) УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ ДРОБЛЕНИЙ ПРИНИМАЕМЫХ ТЕЛЕГРАФНЫХ СИГНАЛОВ(54) DEVICE TO ELIMINATE CRUSHBLES OF ACCEPTABLE TELEGRAPH SIGNALS

Изобретение относитс к технике св зи и может использоватьс в аппаратуре передачи данных дл устранени дроблений и восстановлени длительности входного сигнала .The invention relates to communication technology and can be used in data communication equipment to eliminate fragmentation and restore the duration of the input signal.

Известно устройство дл устранени дроблений принимаемых телеграфных сигналов , содержащее выходной триггер, ко входам которого подключены .информационные выходы двух цепей обработки, кажда из которых состоит из последовательно соединенных первого элемента И, счетчика и второго элемента И, причем первый вход первого элемента И соединен с тактовым входом устройства, информационный вход которого соединен с вторым входом первого элемента И первой цепи обработки непосредственно , а с вторым входом первого элемента И второй цепи обработки - через инвертор 1.A device for eliminating fragmentation of received telegraphic signals is known, comprising an output trigger whose inputs are connected. Information outputs of two processing circuits, each of which consists of the first And element, the counter and the second And element, connected in series, the first input of the first And element being connected to the clock the input of the device, the information input of which is connected to the second input of the first element AND of the first processing circuit directly, and with the second input of the first element AND of the second circuit ki - the inverter 1.

Однако известное устройство имеет низкую достоверность принимаемой информации .However, the known device has a low reliability of the received information.

Цель изобретени - повышение достоверности принимаемой информации путемThe purpose of the invention is to increase the reliability of the received information by

восстановлени длительности телеграфных сигналов.restoration of the duration of the telegraph signals.

Дл достижени этой цели в устройство дл устранени дроблений принимаемых телеграфных сигналов, содержащее выходной триггер, ко входам которого подключены информационные выходы двух цепей обработки , кажда из которых состоит из последовательно соединенных первого элемента И, счетчика и второго элемента И, причем первый вход первого элемента И соединен с тактовым входом устройства, информационный вход которого соединен с вторым входом первого элемента И первой цепи обработки непосредственно, а с вторым вхо ,, дом первого элемента И второй цепи обработки - через инвертор, введены усредн ющий счетчик и блок сброса, а в кажДую цепь обработки введены- блок элементов И, элемент ИЛИ-НЕ, элемент ИЛИ, формирователь импульса переднего фронта и третийTo achieve this goal, a device for eliminating fragmentation of received telegraphic signals, containing an output trigger, to the inputs of which are connected the information outputs of two processing circuits, each of which consists of the first And element, the counter and the second element And connected in series, and the first input of the first element And connected to the clock input of the device, the information input of which is connected to the second input of the first element AND of the first processing circuit directly, and from the second input, the house of the first element AND the second processing circuit - through the inverter, the averaging counter and the reset unit are entered, and an AND element block, an OR-NOT element, an OR element, a leading edge pulse shaper and a third

20 элемент И, выход которого вл етс информационным выходом цепи обработки, при этом первые сигнальные входы усредн ющего счетчика соединены с выходами блока элементов И одной из цепей обработки, вторые сигнальные входы - соединены с выходами блока элементов И другой цепи обработки , выходы усредн ющего счетчика подключены к сигнальным входам третьих элементов И каждой цепи обработки, стробирующий вход усредн ющего счетчика соединен с тактовым входом устройства, а вход сброса соединен с выходом блока сброса, первый и второй сигнальные входы которого соединены с выходами третьих элементов И соответствующих цепей обработки, третий сигнальный вход блока сброса вл етс входом «установка устройства, управл ющие входы блока сброса соединены соответственно с первым разр дным выходом счетчика первой цепи обработки с информационным входом устройства, с выходом элемента ИЛИ-НЕ первой цепи обработки и с последним разр дным выходом, счетчика второй цепи обработки, причем в каждой из цепей обработки.разр дные выходы счетчика , кроме последнего, подключены к входам блока элементов И и кроме первого и последнего, к входам элемента ИЛ14-НЕ, выход которого подключен к другому входу второго элемента И, выход которого подключен к входу формировател импульса, переднего фронта, к стробирующему входу третьего элемента И и к соответствующему разрежающему входу усредн ющего счетчика , выход формировател импульса переднего фронта подключен к стробирующему входу блока элементов И другой цепи обработки и к первому входу элемента ИЛИ, второй вход которого соединен с выходом блока сброса, а выход подключен к входу сброса счетчика другой цепи обработки. На чертеже представлена структурна электрическа схема предлагаемого устройства . Устройство дл устранени дроблений принимаемых телеграфных сигналов содержит выходной триггер 1, инвертор 2, усредн ющий счетчик 3, блок 4 сброса, две цепи 5 и б обработки, кажда из которых состоит из первого 7, второго 8 и третьего 9 элементов И, счетчика 10, блока 11 элементов И, элемента ИЛИ-НЕ 12, формировател 13 импульсов переднего фронта,, элемента ИЛИ 14. Устройство работает следующим образом .. Входна двоична информаци поступает на вход устройства, стробируетс тактовыми импульсами на входе первого элемента Н 7 цепи 5 обработки и через инвертор 2 на входе первого элемента И 7 цепи 6 обработки . На выходе первого элемента И 7 цепи обработки 5 вы вл ютс «единичные пачки импульсов, а на выходе первого элемента И 7 цепи 6 обработки «нулевые паЧки импульсов. Вы вленные «единичные и «нулевые пачки импульсов подсчитываютс раздельно на счетчиках 10 обеих цепей обработки . Начало работы счетчиков 10 считаем по переднему фронту «единичной посылки . На элементе ИЛИ-НЕ 12 и втором элементе И 8 определ етс более 50% стробов в «единичных или «нулевых пачках импульсов , при этом формирователь 13 выдает импульс переднего фронта зафиксированный «единичной («нулевой) посылки, по которому производитс считывание показаний счетчика 10 через блок 11 элементов И цепи 6 (5) обработки и запись этих показаний в усредн ющий счетчик 3 параллельным кодом по соответствующим входам, а затем через элемент ИЛИ 14 осуществл етс сброс цепи 6 (5) обработки. По этому же сигналу с выхода второго элемента И 8- усредн ющий счетчик 3 производит арифметическое сложение числа записанного по этим входам с фиксированным количеством стробов в «единичных или «нулевых , пачках импульсов в счетчике 10 по входу разрещени счета усредн ющего счетчика 3. Соответствующий уровень на вход разрещени счета формируетс при определении более 50% стробов в «единичных или «нулевых пачках импульсов обеих цепей обработки. Более 50% стробов определ етс наличием единичных уровней в последнем разр де и любом из заданных предыдущих разр дов счетчика 10. Тактовыми импульсами на входе усредн ющего счетчика 3 осуществл етс досчитывание до конца сигнала, который определ етс на третьем элементе И 9 по соответствующим выходам усредн ющего счетчика 3. По заполнению последнего на выходе третьего элемента И 9 формируетс импульс, который устанавливает выходной триггер 1 в соответствующее состо ние, а устройство устанавливаетс в исходное состо ние через вход блока 4 сброса. Устройство работает непрерывно и, если на соответствующем входе отсутствует информаци , а Црисутствует «нулевой сигнал, то в цепи 6 обработки осуществл етс его прием и периодический сброс устройства через соответствующий вход блока 4 сброса. Установка устройства в исходное состо ние осуществл етс через другие входы блока 4 сброса. Условием сброса вл етс наличие в счетчике 10 цепи 6 обработки 50% «нулевого сигнала, отсутствие в счетчике 10 цепи 5 обработки в разр дах выще первого единичных уровней и наличие во входном сигнале двух единичных стробов, т.е. наличие 50% «нулевой посылки, отсутствие «единичных помех более двух и наличие на входе двух стробирующих импульсов от «единичной посылки. Через другой,,рход блока 4 сброса осуществл етс обща установка устройства в исходное состо ние. Таким образом, предложенное устройство позвол ет восстановить длительность входного сигнала и тем самым повысить достоверность принимаемой информации.20 And element, the output of which is the information output of the processing circuit, with the first signal inputs of the averaging counter connected to the outputs of the block of elements And one of the processing circuits, the second signal inputs - connected to the outputs of the block of elements And the other processing circuit, outputs of the averaging counter connected to the signal inputs of the third elements AND of each processing circuit; the gate input of the averaging counter is connected to the clock input of the device, and the reset input is connected to the output of the reset unit; the first and second signals Which inputs are connected to the outputs of the third elements AND of the corresponding processing circuits, the third signal input of the reset unit is the installation input, the control inputs of the reset unit are connected respectively to the first discharge output of the first processing circuit counter to the information input of the device, to the output of the OR element - NOT the first processing circuit and with the last bit output, the counter of the second processing circuit, and in each of the processing circuits. The discharge outputs of the counter, except the last, are connected to the inputs of the unit and elements I and besides the first and last, to the inputs of the element IL14-NOT, the output of which is connected to another input of the second element I, the output of which is connected to the input of the pulse former, the leading edge, to the gate input of the third element I and to the corresponding diluting input of the averaging the counter, the output of the front-edge pulse former is connected to the gate input of the AND block of another processing circuit and to the first input of the OR element, the second input of which is connected to the output of the reset unit, and the output is connected to the input Reset other processing circuits of the counter. The drawing shows a structural electrical circuit of the proposed device. The device for eliminating the splitting of the received telegraph signals contains an output trigger 1, an inverter 2, an averaging counter 3, a reset unit 4, two circuits 5 and b of processing, each of which consists of the first 7, second 8 and third 9 And elements, counter 10, block 11 elements AND, element OR NOT 12, shaper 13 pulses of the leading edge, element OR 14. The device works as follows .. Input binary information is fed to the input of the device, gated with clock pulses at the input of the first element H 7 of processing circuit 5 and throughnvertor 2 at input of first AND circuit 7 6 treatment. At the output of the first element And 7 of the processing circuit 5, "single bursts of pulses are detected, and at the output of the first element And 7 of the processing circuit 6," zero pulse bursts. The detected "single and" zero pulse bursts are counted separately on the counters 10 of both processing circuits. The beginning of the operation of the counters 10 we consider on the front of the "single package. On the OR-NOT 12 element and the AND 8 element, more than 50% of gates in the "single or" zero burst are determined, while the former 13 outputs a front-edge pulse recorded on the "single (" zero) parcel ", which reads the readings of the counter 10 through the block 11 of the elements AND of the processing circuit 6 (5) and the recording of these readings into the averaging counter 3 with a parallel code on the corresponding inputs, and then through the OR element 14, the processing of the circuit 6 (5) of the processing is performed. On the same signal from the output of the second element, And 8-averaging counter 3 produces arithmetic addition of the number recorded on these inputs with a fixed number of gates in "single or" zero, bursts of pulses in counter 10 on the input of the averaging counter of the averaging counter 3. Corresponding level At the input of the resolution resolution, it is formed when determining more than 50% of gates in "single or" zero bursts of pulses of both processing circuits. More than 50% of gates are determined by the presence of unit levels in the last bit and any of the predetermined previous bits of the counter 10. The clock pulses at the input of the averaging counter 3 perform the reading to the end of the signal, which is determined on the third element 9 by the corresponding outputs 3. After filling the latter, at the output of the third element I 9, a pulse is formed, which sets the output trigger 1 to the corresponding state, and the device is reset to its initial state through the input block a 4 reset. The device operates continuously and, if there is no information at the corresponding input, and there is a "zero signal, then in processing circuit 6 it is received and the device is periodically reset via the corresponding input of reset unit 4. The device is reset to its initial state through the other inputs of the reset unit 4. The reset condition is the presence in the counter 10 of the circuit 6 of processing 50% of the zero signal, the absence of the counter of the circuit 10 of the circuit 5 in the bits higher than the first unit level, and the presence in the input signal of two unit gates, i.e. the presence of 50% of the “zero premise, the absence of“ single interferences more than two, and the presence of two gating pulses from the “unit premise” at the input. Through a different reset of the reset unit 4, the device is reset to its initial state. Thus, the proposed device allows restoring the duration of the input signal and thereby increasing the reliability of the received information.

Claims

Invention Formula

A device for eliminating fragmentation of received telegraphic signals, containing an output trigger, to the inputs of which information outputs of two processing chains are connected, each of which consists of the first And element, the counter and the second And element, connected in series, the first input of the first element And being connected to the clock input device, information input of which is connected to the second input of the first element And the first processing circuit directly, and with the second input of the first element And the second processing chain - through An inverter, characterized in that, in order to increase the reliability of the received information by restoring the duration of telegraph signals, an averaging counter and a reset unit are entered in it, and an OR, NO element, OR element, pulse shaper are entered into each processing circuit the leading edge and the third element AND, whose output is the information output of the processing circuit, the first signal inputs of the averaging counter being connected to the outputs of the block of elements And one of the processing circuits, the second signal the inputs are connected to the outputs of the block And other processing circuits, the outputs of the averaging counter are connected to the signal inputs of the third elements AND of each processing circuit, the gate input of the averaging counter is connected to the clock input of the device, and the reset input is connected to the output of the reset block first and second signal inputs which are connected to the outputs of the third elements AND of the corresponding processing circuits, the third signal input of the reset unit is the input of the device installation, the control inputs of the reset unit are connected according to but with the first bit output of the counter of the first processing circuit, with the information input of the device, with the output of the OR-NO element of the first processing circuit and with the last bit output of the counter of the second processing circuit, and in each of the processing circuits the discharge outputs of the counter, except the last, connected to the inputs of the block elements And and, except for the first and last, to the inputs of the element whose output is connected to another input of the second element And the output

which is connected to the input of the front-edge pulse former, to the gate input of the third element AND and to the corresponding enabling input of the averaging counter, the output of the front-edge pulse former is connected to the gate input of the And source and another processing circuit and to the first input of the OR element, the second input of which is connected to the output of the reset unit, and the output is connected to the reset input of the counter of another processing circuit.

Information sources,

taken into account during the examination 1. USSR Copyright Certificate No. 579698, cl. H 04 L 1/10, 1974 (prototype).