SU905910A1 - Врем задающее устройство - Google Patents

Description

Изобретение относитс  к устройствам с применением приборов молекул рной электроники и может найти применение в контрольно-измерительной технике и метрологии.

Известно врем задающее устройство , содержащее интегратор дискретного действи , подключенный через ключ на полевом транзисторе к инвер тирующему входу операционного усилител , выход которого через цепь положительной обратной св зи подключен к неннвертирующему входу и через две параллельные диодно-резистивные цепи отрицательной св зи к инвертирующему входу, три логических элемента И, подключенные первый и третий - непосредственно, а второй - через инвертор к источнику входного сигнала, элемент ИЛИ, Ьбъедин и ций входы первого и второго элемента И, подключенные через инвертор к затвору полевого транзистора 1 3Однако данное устройство обеспечива  разовую обработку временного интервала , не позвол ет повыситьотработку выдержки времени при повторении рабочих циклов.

Наиболее близким по технической сущности к.предлагаемому, вл етс  устройство, содержащее интегратор дискретного действи , пороговый элемент , триггеры и схемы совпадени .

10 В этом устройстве использован интегратор , -содержащий более двух электродов и подключенных через контакты реле к входу порогового элемента, выход которого подключен к одному

15 из входов,элемента совпадени , другие входы которых подключены к потенциальным выходам соответствующих триггеров, а входы триггеров подключены к выходу соответствующей

20 схемы совпадени . Выдержку времени этого устройства обеспечивает-величина рабочего вещества (зар да) на одном из электродов интеграто3

pa и величина посто нного тока от стабилизированного источьшка питани  2 .

Недостатком известного устройства  вл етс  частичные потери, зар да при переносе его с- одного электрода на другой, которые привод т к большим ошибкам выдерхски времени .

Цель изобретени  - повышение точности отработки выдержки времени устройства.

Поставленна  цель достигаетс  тем, что во врем задающее устройство , содержащее последовательно соединенные интегратор дискретного действи , релейно-пороговый усилитель , блок управлени  и стабилизированный источник питани ,.дополнительно введены ( блок коммутации, блок дозированного зар да, логический элемент ШШ и четыре логических элемента И, причем выходы блока коммутации подключены к первым входам всех логических элементов И, вторые входы первого и четвертого логических элементов И подключены к блоку дозированного зар да, вход которого через блок коммутации соединен с блоком управххени , выход четвертого логического элемента И подключен ко входу релейно-порогового усилител  и первому входу интегратора дискретного действи , ко второму входу которого подключен выход, логического элемента ИЛИ, который соединен с выходами второго и третьего логических элементов И и -с взаимно св занными релейно-пороговьми усилителем, блоком управлени  и стабилизированны источником питани , выход первого логического элемента И подключен ко входу второго логического элемента И, выход которого соединен со вторым входом третьего логического элемента И. I

На чертеже представлена блок-схема врем задающего устройства.

Устройство содержит логические эл менты И 1-4, блок 5 дозировки зар да , блок 6. коммутации, интегратор 7 дискретного действи , релейно-пороговый усилитель 8, блок.управлени  9, логический элемент ИЛИ 10, стабилизированный источник 1.1. пита1-ш , выход 12 устройства,.входы 13-и 14 элемента PI 4,; входы 14 и 15 релейнопорогового усилител  8, выход 17

104

блока управлени  9, выходы 18-20 блока 6 коммутации, входы 2.1 и 22 логического элемента И 1, входы 23 и 24 логического элемента И 2, входы 25 и 26 логического элемента ИЗ входы 27 и 28 интегратора 7.

Принцип работы врем задающего устройства заключаетс  в следующем.

л- в момент включени  стабилизированного источника 11 питани  через элемент ИЛИ 10 к электродам интегратора 7 поступает ток в направлении от входа 28 к 27. Одновременно к источнику 11 питани  подключаютс  усилитель 8, блоки 9 и 6. При эт с выходов 18-20 блока 6 на входы 22, 24, 26 и 13 элементов И 1-4 и блок 5 поступают запрещающие сигналы , а на входе 16 усилител  8 отсутствует скачок напр жени  интегра тора 7. В этом случае на выходах 12 и 17 блока 9 отсутствуют выходны сигналы. По окончании выдержки времни зар д с электрода интегратора 7 полностью переходит на противовлектрод ,. и на выходе интегратора 7 по л етс  скачок напр жени , величина которого превышает порог срабатывани  усилител  8. При этом срабатывает усилитель 8, выходной сигнал которого поступает на вход блока 9. С. выхода 12 блока 9 во внешнюю нагрузку , а с выхода 17 на блок 6 подаетс  сигнал об окончании выдержки време1Ш. Одновременно сигналом с выхода 17 блока 9 происходит от3

ключение стабилизированного источника питани  11. Входной сигнал 11 блока 6 подготавливает устройство к следующему циклу выдержки времени . Разрешающие сигналы-, на выходах 18 и 20 блока 6 поступают на входы 22, 24, 26 и 13 элементов И 1-4, а с выхода 19 блока 6 на блок 5. Выходной сигнал блока 5 одновременно поступает на входы 21, 23, 25 и 14 элементов И 1-4. При этом выходные сигналы элементов И 2 и 3 через элемент ИЛИ 10 подключают вход 28 интегратора 7, а через элемент И - вход 27 интегратора 7 к блоку 5.. .За короткий промежуток времени , определ емый парам.етрами блока 5, происходит зар д электрод а интегратора 7. По окончании зар да электрода интегратора сигналом с выхода 19 блока 6 происходит откгаочение блока 5 и подключение стабилизированного источника 1I питани  к электродам интегратора 7. Одновременно начинаетс  отсчет очередной выдержки времени. В дальнейшем эти процессы повтор ютс .

Преимуществом данного устройства  вл етс  то, что ка дый раз после очередной отработки выдержки времени, происходит дозировка электрода интегратора строго определенным фиксированным зар дом, причем она протекает очень быстро и находитс  в диапазоне от 0,0 до 1,0 С.

Таким образом, исключаютс  погрешности отработки времени врем задающего устройства, св занные с отрицательными ошибками при переносе зар да между электродами интегратора в продолжительном периодическом режиме.

Claims (2)

1.Авторское свидетельство СССР № 402958, кл. Н 01 Н 47/13, 1971.

2.Авторское свидетельство СССР № 341040, кл. G 06 G 7/00, 1970.