SU902201A1

SU902201A1 - Device for control of self-sustained m-phase voltage inverter

Info

Publication number: SU902201A1
Application number: SU802918343A
Authority: SU
Inventors: Станислав Григорьевич Обухов
Original assignee: Московский Ордена Ленина Энергетический Институт
Priority date: 1980-04-30
Filing date: 1980-04-30
Publication date: 1982-01-30

Description

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ АВТОНОМНЫМ т-ФАЗНЫМ ИНВЕРТОРОМ НАПРЯЖЕНИЯ(54) DEVICE FOR CONTROLLING AUTONOMOUS T-PHASE VOLTAGE INVERTER

Изобретение относитс к электротехнике и предназначено дл управлени многофазными автономными инверторами напр жени с ШИМ. Известно устройство дл управлени инверторами напр жени , основанное на выделении сигнала разностной частоты 1. Недостатком этого устройства вл етс то, что оно не обеспечивает хорошего гармонического состава выходного напр жени инвертора , регулировка величины выходного напр жени может быть осуществлена только по цепи питани , что ограничивает возможности применени подобных систем. Наиболее близким по технической сущности к изобретению вл етс устройство, основанное на вертикальном принципе управлени . Устройство содержит источник тактовых импульсов, генератор линейно-измен ющегос напр жени (который может быть выполнен по схеме интегратора), компаратор и источник управл ющего напр жеки . Источник управл ющего напр жени выполнен в виде трехфазного генератора пр моугольно-ступенчатого напр жени 2 Недостатком этого устройства вл етс невысока точность работы. Цель изобретени - повышение точности . Поставленна цель достигаетс тем, что в устройство дл управлени ш-фазным инвертором напр жени , содержащее тактовый генератор, св занный через интегратор .с компаратором, второй вход которого присоединен к источнику управл ющего напр жени , введены два счетчика, генератор опорной частоты, m дешифраторов, m цифровых элементов сравнени , причем, выход компаратора св зан с цепью сброса интегратора и входом первого ..счетчика, выход которого св зан с первым входом всех цифровых элементов сравнени , генератор опорной частоты через второй счетчик и дещифраторы св зан со вторыми входами цифровых элементов сравнени , а выход тактового генератора св зан с цепью обнулени первого счетчика . На фиг. 1 приведена структурна схема устройства прн m 3; на фиг. 2 - временные диаграммы. Тактовый генератор 1 св зан через интегратор 2 с компаратором 3, ко второму входу которого подключен источник 4 управл ющего напр жени . К выходу компаратораThe invention relates to electrical engineering and is intended to control multi-phase autonomous inverters with PWM voltage. A device for controlling voltage inverters is known, based on extracting a difference frequency signal 1. A disadvantage of this device is that it does not provide a good harmonic composition of the output voltage of the inverter, the output voltage can only be adjusted via the power supply circuit, which limits the possibility of using such systems. The closest in technical essence to the invention is a device based on the vertical principle of control. The device contains a source of clock pulses, a generator of linearly varying voltage (which can be performed according to the integrator scheme), a comparator and a source of control voltage. The source of control voltage is made in the form of a three-phase generator of commuting-step voltage 2 The disadvantage of this device is the low accuracy of operation. The purpose of the invention is to improve accuracy. The goal is achieved by the fact that two counters, a reference frequency generator, m decoders, are inserted into a device for controlling a w-phase voltage inverter containing a clock generator connected through an integrator with a comparator, the second input of which is connected to a source of control voltage. , m digital comparison elements, moreover, the output of the comparator is connected to the integrator reset circuit and the input of the first meter, whose output is connected to the first input of all digital comparison elements, the reference frequency generator via the second deschifratory and second counter coupled to second inputs of the digital comparator elements, and the output of the clock generator is coupled to the first circuit zeroing the counter. FIG. 1 shows a block diagram of the device prn m 3; in fig. 2 - time diagrams. The clock generator 1 is connected via an integrator 2 with a comparator 3, to the second input of which a source 4 of control voltage is connected. To the output of the comparator

подключен первый счетчик 5, а к выходу генератора б опорной частоты второй счетчик 7. Выход второго счетчика 7 св зан с дешифраторами 8, 9 и 10. Выходы дешифраторов и выход счетчика 5 св заны со входами цифровых элементов 11, 12 и 13 сравнени . На временной диаграмме 14 приведен код на выходе дешифратора 8, на диаграмме 15 выходное напр жение на выходе тактового генератора 1, на диаграмме 16 напр жение на выходе интегратора 2, на диаграмме 17 код на выходе первого счетчика 5, на диаграмме 18 импульсы выходного напр жени автономного инвертора.the first counter 5 is connected, and the second counter 7 is connected to the output of the generator b of the reference frequency. The output of the second counter 7 is connected to the decoders 8, 9 and 10. The decoder outputs and the output of the counter 5 are connected to the inputs of the digital elements 11, 12 and 13 of the comparison. Time diagram 14 shows the code at the output of the decoder 8, in diagram 15, the output voltage at the output of the clock generator 1, in diagram 16, the voltage at the output of the integrator 2, in diagram 17, the code at the output of the first counter 5, in diagram 18, the output voltage pulses autonomous inverter.

Устройство работает следуюш,им образом .The device works in the following way.

С приходом каждого импульса тактового генератора 1 интегратор 2 обнул етс , счетчик 5 также устанавливаетс в нулевое положение . Затем начинаетс интегрирование фиксированного напр жени . Когда напр жение на интеграторе достигает величины управл ющего напр жени на выходе источника 4 срабатывает компаратор 3 и обнул ет интегратор 2, в счетчик 5 записывает: с единица. Интегратор вновь интегрирует фиксированное напр жение, при равенстве выходного напр жени на интеграторе и управл ющего напр жени вновь срабатывает компаратор 3 и в счетчик 5 записываетс следующее число. И так далее процессы повтор ютс до тех пор, пока число в счетчике не достигает некоторого заранее установленного максимума, после чего оно остаетс посто нным до окончани периода тактового генератора 1.With the arrival of each pulse of the clock generator 1, the integrator 2 is zeroed, the counter 5 is also set to the zero position. The integration of the fixed voltage then begins. When the voltage on the integrator reaches the value of the control voltage at the output of the source 4, the comparator 3 is triggered and the integrator 2 is zeroed, in the counter 5 it records: as from one. The integrator re-integrates the fixed voltage, when the output voltage on the integrator and the control voltage is equal, the comparator 3 is triggered again and the next number is written to the counter 5. And so on, the processes are repeated until the number in the counter reaches a certain predetermined maximum, after which it remains constant until the end of the period of the clock generator 1.

Интервалы 19, 20, 21 и 22 выбраны таким образом, чтобы получить наилучшее приближение кода на выходе дешифратора 8 к синусоиде при равномерном квантовании по уровню. На первом интервале сигнал на выходе дешифратора равен 00, поэтому цифровой элемент 11 сравнени не фиксирует ни одного интервала, на котором сигнал дешифратора 8 превышал бы число, записанное в счетчике 5. На интервале 20 на выходе .дешифратора по вл етс код 01, так что на прот жении одного периода работы интегратора 2 код превышает число, записанное в счетчике 5. На этом интервале формируетс импульс выходного напр жени инвертора .Intervals 19, 20, 21 and 22 are chosen in such a way as to obtain the best approximation of the code at the output of the decoder 8 to the sinusoid with uniform level quantization. In the first interval, the signal at the output of the decoder is 00, therefore digital comparison element 11 does not record a single interval in which the signal of the decoder 8 would exceed the number recorded in counter 5. In interval 20, the code 01 appears at the output of the decoder, so that over one period of operation of the integrator 2, the code exceeds the number recorded in the counter 5. In this interval a pulse of the inverter output voltage is generated.

Аналогично на интервале 21 выходные импульсы инвертора охватывают два такта работы интегратора 2. Таким образом, выходные импульсы имеют ширину, пропорциональную коду на выходе дешифратора 8. Глубину модул ции, т. е. ширину выходных импульсов, можно измен ть при изменении управл ющего напр жени , подаваемого от источника 4. Код на выходах дешифраторовSimilarly, in the interval 21, the output pulses of the inverter cover two cycles of operation of the integrator 2. Thus, the output pulses have a width proportional to the code at the output of the decoder 8. The modulation depth, i.e., the width of the output pulses, can be changed by changing the control voltage supplied from source 4. Code at the outputs of the decoders

9 и 10 сдвинут относительно кода дешифратора 8 на 120 и 240 эл. град, выходной частоты инвертора.9 and 10 are shifted relative to the code of the decoder 8 to 120 and 240 e. hail, inverter output frequency.

Таким образом, в предлагаемом устройстве нет блока формировани многофазногоThus, in the proposed device there is no multi-phase formation unit.

пр моугольно-ступенчатого напр жени , регулируемого по амплитуде. Взамен этого имеетс источник 4 посто нного управл юш,его напр жени . Донолнительно введенные элементы представл ют собой стандартные элементы цифровой микроэлектроники, выпускаемые серийно, не требующие наладки и поэтому обеспечивающие высокую стабильность и точность работы. При этом устройство обеспечивает реализацию всех достоинств , присущих инверторам с широтно-импульсной модул цией по вертикальному способу управлени : линейность регулировочных характеристик, хороший гармонический состав выходного напр жени , независимость регулировани частоты и напр жени в широких пределах.straight-angle voltage, adjustable in amplitude. Instead, there is a source 4 constant control of its voltage. Donor-injected elements are standard elements of digital microelectronics that are mass-produced, do not require adjustment, and therefore ensure high stability and accuracy of operation. At the same time, the device provides the realization of all the advantages inherent to the inverters with pulse-width modulation by the vertical control method: linearity of the adjustment characteristics, good harmonic composition of the output voltage, independence of the frequency control and voltage within wide limits.

Claims

1. US patent number 3958171, CL. 321/9 A, 1964.

2. The UK patent number 1190847, “l. D 2 F, 1972.

Fig.2