Claims (2)
Цель достигаетс тем, что в устройстве , содержащем блок задатчика, вход которого соединен с выходом внешнего запускающего устройства, а выход с первым входом блока сравнени , выход которого соединен с первым вхог дом усилени , выход которго соединен с первым входом блока автоматического управлени , выход которого соеди-, нен со входом формируемой аккумул торной батареи, выход которого соединен со входом датчика токов, выход которого соединен со вторым входом 389 блока сравнени , блок питани , вход которого соединен с сетью, в выходы - со вторыми входами блоков задат чика, усилени и автоматического управлени , блок задатчика содержит эталонный генератор, выход которого соединен со счетным входом первого счетчика, второй (установочный) вход которого объединен с аналогичными входами второго счетчика и делител частоты, а кодовые выходы - с первы ми входами логической схемы И-ИЛИ, вторые входы которой объединены с выходами второго счетчика и входом преобразовател код-напр жение, выход логической схемы И-ИЛИ соединен |со вторым входом делител частоты, выход которого подключен к счетному (вычитающему) входу второго счетчика при этом выход преобразовател коднапр жение вл етс первым входом 1блока сравнени . На чертеже приведена схема предла гаемого устройства . Устройство содержит выход внешнего запускающего устройства 1; блок задатчика 2; первый счетчик 3; делитель частоты ; второй счетчик 5; эталонный генератор 6; логическа схема И-ИЛИ 7; преобразователь коднапр жение 8. Устройство также содержит блок сравнени 9; датчик токов 10; формируема группа 11; блок усилени 12; блок автоматического управлени 13;, блок питани 14; сеть 15. Запускающий сигнал 1 производит установку блока задатчика 2, в результате чего первый счетчик 3 и де литель частоты 4 устанавливают в ну левое состо ние, а во второй счетчи 5 записываетс код N,. Далее поступающие на счетный вход счетчика 3 импульсы эталонного генератора 6, частота которых fg, вырабатывают н кодовых выходах счетчика 3 импульсы частоты которых взвешенц по двоично закону. Эти частоты поступают на пе вые входы логической схемы И-ИЛИ 7, вторые входы которой соединены с ко довыми шинами второго счетчика 5Следовательно частота на выходе собирательной схемы ИЛИ блока 7 ( Упропорциональна сумме частот, взвешенных согласно кода счетчика 5 N (в нашем случае по двоичному закону В этом случае дл у. можно запиY N --5Г -1 2. где Г1 - иисло двоичных разр дов счетчика 3. Проход через делитель частоты 4, эта частота уменьшаетс в K раз (где К дц - коэффициент делени делител частоты k) и поступает на вычислительный вход счетчика 5- Таким образом , на вычитающий вход счетчика 5 поступает частота V J (2) М 2 ( Так как код счетчика 5 убывает во времени пропорционально частоте , а частота пропорциональна коду N., то последний {Н)убывает пропорционально своему текущему значению N.. Така св зь между входами (Хл) и выходным () сигналами счетчика 5 , возможна в случае .когда работа устройства описываетс дифференциальным уравнением вида d(e) .(3) В нашем случае можно записать N, N.e ,и г«еГ- -.. Лэг Измен ющийс по экспоненциальному закону код числа N поступает на вход преобразовател код-напр жение 8, выходное напр жение которого измен етс также по экспоненциальному закону. Это напр жение используетс в качестве задающего дл зар дного устройства Выходное напр жение преобразовател код-напр жение 8 поступает на первый вход блока сравнени 9, на второй вход которого поступает си1- нал с выхода датчика тока 10, пропорциональный току, протекающему через формируемую группу 11. Питание всего устройства осуществл етс блоком I, который получает энергию от сети 15. Блоки представл ют узлы компенсационной схемы. При большом коэффициенте усилени пр мой цепи такой системы сигналы, поступающие на вход блока сравнени 9, равны. Это означает , что ток зар да формируемой группы 11 измен етс по экспоненциальному закону. В предлагаемом устройстве точность аппроксимации экспоненциального сигнала , а следовательно, и качества процесса зар да аккумул торов (форми руемой группы) существенно повышаетс за счет того, что делитель частоты k установлен после логической схе мы 7. Последнее позвол ет сгладить неравномерность выходной частоты бло ка 7. а следовательно, и выходного сигнала блока задатчика в Кдцраз. Если учесть,что врем зар да аккумул тора значительно, что требует применени делителей частоты i с большими коэффициентами делени Кд то выигрыш в точности аппроксимации и повышении качества зар да аккумул торов в устройствах рассматриваемого типа получаетс весьма существе ной. Она составл ет как минимум несколько пор дков. Экономический эффект предлагаемого устройства достигаетс за счет улучшени процесса зар да аккумул торов . Формула изобретени Система зар да, содержаща блок задатчика.первый вход которого соеди нен с запускающим устройством,а выход первым входом блока сравнени ; выход которого подключен к первому входу блока усилени , выходом св зан ного с первым входом блока автомати ческого управлени , выход которого через выходные клеммы дл подключени аккумул торной батареи и через датчи тока соединен со вторым входом блока сравнени , блок питани , вход которого соединен с сетью, а выходы со вторыми входами блоков задатчика, усилени и автоматического управлени , отличающа с тем, что, с целью улучшени качества процесса зар да аккумул торов, блок задатчика содержит преобразователь код-напр жение , эталонный генератор, два сМетчика , делитель частоты и логическую схему И-ИЛИ, причем выход эталонного генератора соединен со счетным входом первого счетчика, второй (установочный ) вход которого объединен с аналогичны входами второго счетчика , делител частоты и первым входом блока задатчика, а кодовые выходы этого счетчика св заны с первыми входами логической схемы И-ИЛИ, вторые входы которой объединены с выходами второго счетчика и входом преобразовател код-напр жение, выход логической схемы И-ИЛИ соединен со вторым входом делител частоты, выход которого подключен к вычитающему входу второго счетчика, выход преобразовател код-напр жение вл етс пер ,вым входом блока сравнени . Источники информации, прин тые во внимание при экспертизе 1,Вельский В.П. и др. Новые автоматические зар дно-разр дные и контрольные устройства дл аккумул торов. М., 1962, рис. 1,6, 10. The goal is achieved by the fact that in a device containing a setting unit, the input of which is connected to the output of an external triggering device, and the output to the first input of the comparison unit, the output of which is connected to the first gain terminal, the output of which is connected to the first input of the automatic control unit is connected to the input of the formed battery, the output of which is connected to the input of the current sensor, the output of which is connected to the second input 389 of the comparator unit, the power supply unit whose input is connected to the network, to the outputs the second inputs of the setpoint generator, amplification and automatic control, the setting unit contains a reference generator, the output of which is connected to the counting input of the first counter, the second (installation) input of which is combined with the analogous inputs of the second counter and frequency divider, and the code outputs of the first inputs the AND-OR logic circuit, the second inputs of which are combined with the outputs of the second counter and the input of the code-voltage converter, the output of the logic circuit AND-OR is connected to the second input of the frequency divider, the output of which is It is equal to the counting (subtracting) input of the second counter; in this case, the output of the code converter is the first input of the 1 comparison unit. The drawing shows a diagram of the proposed device. The device contains the output of the external trigger device 1; setting unit 2; first counter 3; frequency divider; second counter 5; reference generator 6; logical scheme AND-OR 7; converter codepower 8. The device also contains a comparison unit 9; current sensor 10; forming group 11; gain block 12; automatic control unit 13 ;, power supply unit 14; the network 15. The triggering signal 1 sets the setting unit 2, as a result of which the first counter 3 and the frequency divider 4 set to the zero state, and the second counter 5 records the code N ,. Next, arriving at the counting input of the counter 3 pulses of the reference generator 6, the frequency of which is fg, produce on the code outputs of the counter 3 pulses of the frequency of which are weighted according to a binary law. These frequencies are fed to the forward inputs of the AND-OR 7 logic circuit, the second inputs of which are connected to the second bus buses of the second counter 5 Hence, the output frequency of the collecting circuit OR block 7 (Proportional to the sum of frequencies weighted by the counter code 5 N (in our case binary) In this case, it is possible to record N - 5G -1 2 for W. where G1 is the number of binary bits of counter 3. Pass through frequency divider 4, this frequency decreases by K times (where K dz is the division factor of the frequency divider k) and enters the computer input of the counter 5- Thus, the frequency VJ (2) M 2 enters the subtracting input of counter 5 (Since the counter code 5 decreases in time proportional to the frequency, and the frequency is proportional to code N., the latter (H) decreases in proportion to its current value N .. Such a connection between the inputs (Chl) and the output () signals of counter 5 is possible in the case of when the device is described by a differential equation of the form d (e). (3) In our case, we can write N, Ne, and d "eG- .. The exponential code of the number N is fed to the input of the converter 8 -eg voltage, the output voltage of which varies as an exponential law. This voltage is used as a charging device. The output voltage of the code-voltage converter 8 is fed to the first input of the comparator unit 9, to the second input of which is supplied a signal from the output of the current sensor 10 proportional to the current flowing through the group 11 The entire device is powered by block I, which receives power from the network 15. The blocks represent the nodes of the compensation circuit. With a large gain of the direct circuit of such a system, the signals arriving at the input of the comparison unit 9 are equal. This means that the charge current of the formed group 11 varies exponentially. In the proposed device, the accuracy of approximation of the exponential signal and, consequently, the quality of the battery charging process (of the group being formed) is significantly increased due to the fact that the frequency divider k is installed after the logical scheme 7. The latter allows smoothing the unevenness of the output frequency of and, consequently, the output signal of the setpoint block in Kdtsraz. If we consider that the battery charge time is significant, which requires the use of frequency dividers i with large division factors Kd, then the gain in approximation accuracy and improving the quality of battery charging in the devices of this type is quite significant. It is at least several orders of magnitude. The economic effect of the proposed device is achieved by improving the process of charging the batteries. Claims of Invention A charge system comprising a setting unit. The first input of which is connected to the triggering device, and the output the first input of the comparison unit; the output of which is connected to the first input of the gain unit, the output connected to the first input of the automatic control unit, the output of which through the output terminals for connecting the battery and through current sensors is connected to the second input of the comparator unit, the power supply whose input is connected to the network and the outputs with the second inputs of the setpoint generator, amplification and automatic control, characterized in that, in order to improve the quality of the battery charging process, the setting unit contains a code-voltage converter, the standard generator, two meters, frequency divider and logic AND-OR, and the output of the reference generator is connected to the counting input of the first counter, the second (installation) input of which is combined with the same inputs of the second counter, frequency divider and the first input of the setting unit, and code outputs This counter is connected to the first inputs of the AND-OR logic circuit, the second inputs of which are combined with the outputs of the second counter and the input of the code-voltage converter, the output of the logic circuit AND-OR is connected to the second input of the clock divider Ota, whose output is connected to a subtracting input of the second counter, the output-code converter voltage is a lane vym comparing input unit. Sources of information taken into account in the examination 1, Belsky VP and others. New automatic charge-discharge and control devices for batteries. M., 1962, fig. 1.6, 10.
2.Там же, с. 52-63, рис. .2. In the same place 52-63, fig. .
ЬГHS
xx
EbiEbi
rfrf
CS4CS4