Claims (2)
Изобретение относитс к специализированным средствам вычислителькой техники и может быть использовано дл оперативного анализа случайных процессов, а именно дл построени плотности распределени максимума и соответствующих им минимумов с разными коэффициентами асимметрии. Известно устройство дл определени плотности веро тностей экстремальных значений случайного процесса, содержащее квантователь входного сигнала, многовходовой блок совпадений, св занный с выходами квантовате л , к которым подключены также блок управ лени , соединенный двум выходами с управл ющим входом блока совпадени , подключенного к блоку регистрирующих счетчиков, и позвол ющее определ ть плотность веро тно тей экстремальных значений случайного процесса 1 . Недостаток этого устройства заключаетс в том, что по содержимому счетчиков блока па м ти нельз судить о распределении по уровн м квантовани отдельно как максимумов, так и минимумов, так как содержимое одного счетчика показывает суммарное количество экстремумов на соответствующем уровне. Наиболее близким по технической сущности к изобретению вл етс устройство дл получени полусумм и полуразностей экстремальных значений случайного процесса, содержащее группу параллельно подключенных ко входу анализатора пороговых устройств, выход каждого из которых соединен со входом двух дифференцирующих усилителей, выходы нечетных усилителей подключены ко входам первого злемента ИЛИ, а выходы четных усилителей -- ко входам второго элемента ИЛИ, выходы обоих элементов ИЛИ через первый и второй элемент задержки соответственно соединены с соответствующими входами триг гера управлени , первый выход которого подключен к первым входам четных элементов И группы, а второй выход триггера соединен с первыми входами нечетных элементов И группы, второй вход каждого элемента И группы подключен к выходу соответствующего дифференцирующего усилител , группу триггеров , выходы которых соединены с соответствующим входом дешифратора, каждый выход которого через соответствующий формирователь импульсов подключен ко входу счетчика, первые входы триггеров группы кроме первого и последнего триггера группы соединены с выходом соответствующего элемента ИЛИ, цри этом первые входы первого и последнего триггера группы соединены непосредственно с выходом первого и последнего элемента И группы, ко входам j-ro (i 2, ..., n-1) элемента ИЛИ группы подключены выход 2i-ro четного элемента И предыдзоцего канала и выход (2i+l)-ro нечетного элемента И последующего канала 2. Это устройство позвол ет определить количество максимумов и соответствующих им минимумов с разными коэффициентами асимметрии . Недостатки данного устройства - низка надежность и ограниченность частотного диапазона исследуемых процессов, что объ сн етс следующими причинами. Подключение элемента ИЛИ к выходам дешифратора определ ет количество входов элемента ИЛИ, равное п(п+1) 2 (количество ком бинаций максимумов и минимумов при п уровн х квантовани ), что ведёт к значительному увеличению числа логических св зей, ус ложнению устройства и снижению его надежности . Отсутствие задержки на поступление сигнала сброса триггеров с выхода элемента ИЛИ может привести к сбо м в работе устройства что также снижает надежность работы устройства . Кроме этого, врем задержки сигнала элементами задержки на входе триггера управлени определ етс верхней частотой исследуемого процесса, что снижает его быстродействие и ограничивает частотный диапазон исслед емых процессов, если заранее неизвестны частотные характеристики входного сигнала. Цель изобретени - повыщение надежности анализатора за счет его упрощени . Указанна цель достигаетс тем, что вторы входы триггеров группы соединены с выходо первого элемента задержки. На чертеже приведена структурна схема статического анализатора. Анализатор содержит группу из пороговых устройств 1, группу из 2п дифференцирующих усилителей 2, элементы ИЛИ 3 и 4, элементы 5 и 6 задержки, триггер 7 управлени , группу из 2п элементов И 8, группу из (п-1) элементов ИЛИ 9, группу из (п+1) триггеров 10, дешифратор 11, группу формир вателей 12 импульсов и счетчиков 13. 4 Статический анализатор работает следующим образом. Входной сигнал подаетс на пороговые устройства 1, число которых определ етс необходимой точностью обработки. Пороговые устройства разбивают весь диапазон изменени входного сигнала на уровни дискриминации. При увеличении входного сигнала на выходе пороговых устройств по вл етс положительньш перепад напр жени , а при уменьшении отрицательный . Сигнал с выхода пороговых устройств подаетс на дифференцирующие усилители 2, которые дифференцируют, усиливают однопол рные импульсы по переднему и заднему фронту перепадов напр жени с выхода пороговых устройств. Причем, усилители с нечетными номерами формируют импульсы по переднему фронту перепадов, а усилители с четными номерами - по заднему фронту. Импульсы с выходов нечетных усилителей через элемент ИЛИ 3 и элемент 6 задержки поступают на единичный вход триггера 7 управлени , а импульсы с выхода четных усилителей через элемент ИЛИ 4 и элемент 5 задержки , поступают на нулевой вход триггера 7 управлени . Элементы задержки предназначены дл четкого срабатывани логики устройства и устранени сбоев при записи импульсов в счетчики 13 и сброса триггеров 10 логики. Врем задержки равно сумме времени срабатывани триггера логики, дешифратора, фopм poкз eл , счетчика {T7,a ) Таким образом, врем задержки определ етс не верхней частотой исследуемого процесса, а быстродействием элементов анализатора, что позвол ет использовать анализатор дл исследовани случайных процессов в широком диапазоне частот. Е ничный выход триггера 7 управлени соединен с первыми входами четных элементов И 8,. а нулевой выход - с первыми входами нечетных элементов И 8. Элементы ИЛИ 9 собирают импульсы, соответствующие экстремальным значени м случайного процесса в пределах каждого из интервалов дискриминации. Триггеры 10 и дешифратор 11 обеспечивают попарное совпадение максимума и последрвавшего за ним минимума и последующее попадание импульса, соответствующего этому совпадению через формирователь 12 в соответствующий счетчик 13. После записи импульса в счетчик происходит сброс триггеров 10 в исходное состо ние импульсом, поступившим с выхода первого элемента ИЛИ 3 через элемент 6 задержки на нулевые установочные входы триггеров 10 Когда триггеры 10 наход тс в исходном нулевом состо нии, а триггер 7 - в единичном , тогда на входы четных и нечетных элементов И 8 подаетс запрещающий потенциал . С увеличением входного сигнала срабатывают пороговые устройства и на входы дифференцирующих усилителей подаютс положительные перепады напр жени . В результате с выходов соответствующих нечетных усилителей поступают импульсы на вторые входы нечетных элементов И 8 (на первые входы которых подан запрещающий потенциал с нулевого выхода триггера управлени ) и через элемент ИЛИ 3 и элемент 6 задержки на единичный вход триггера 7 и на нулевые входы триггеров 10. Эти импульсы не мен ют состо ние триггера 7 и триггеров 10. При уменьшении входного сигнала (наличие максимума на одном из уровней) с выхода порогового устройства этого уровн отрицательный перепад напр жени после дифференцировани и усилени четным усилителем этого уровн поступает на второй вход соответствующего элемента И 8, на первый вход которого подан разрешающий потенциал с еди ничного выхода триггера 7, и проходит через соответствующий элемент ИЛИ 9 на единичный вход соответствующего триггера 10. Триг гер 10 срабатывает и подает разрешающий потенциал на соответствующий вход дешифратора 11. Кроме того, импульс с выхода четного усилител этого уровн через элемент ИЛИ 4 и элемент 5 задержки поступает на нулевой вход триггера 7. Через врем Тзад срабатывает триггер 7, запреща прохождение импульсов через четные элементы И 8, если входной сигнал убывает и проходит через нижесто щие пороговые устройства. При последующем нарастании входного сигн ла (наличие минимума на данном или одном из нижесто щих уровней) срабатывает -пороговое устройство этого уровн . В результате импульс с выхода нечетного усилител этого уровн поступает через соответствующие элементы И 8 и ИЛИ 9 на единичный вход соответствующего триггера 10. Триггер 10 ср батывает и подает разрешающий потенциал на дешифратор 11. При наличии двух разрешающих потенциалов (с триггеров, зафиксировавших максимум и минимум) дешифратор вырабатывает перепад напр жени , который поступает на формирователь. При этом с выхода формировател поступает импульс в оди . из счетчиков 13. Каждому счетчику соответствует свое значение максимума и последовав шего за ним минимума. Кроме того, импульс с выхода нечетного усилител уровн , на 6 котором выделен минимум, через элемент ИЛИ 3 и элемент 6 задержки поступает на единичный вход триггера 7 и нулевые входы триггеров 10. Через врем Тзад срабатывают триггер 7, запреща прохождение импульсов через нечетные элементы И 8, если входаой сигнал и далее возрастает, и два триггера 10, которые устанавливаютс в исходное нулевое состо ние. Триггеры 10 сбрасываютс только после записи импульса в один из счетчиков: 13, что обеспечиваетс выбором времени задержки , о чем говорилось выше. Таким образом, элемент ИЛИ 3 и элемент 6 задержки совмещают в себе функции управлени работой триггера 7 и сброса триггеров 10 после записи в соответствующий счетчик 13 импульса , свидетельствующего о регистрации экстремальной пары максимум-минимум. Кро: ме того, такое использование этих элементов устран ет сбой при записи импуЛьса в счетчик и сброса триггеров логики. При дальнейшем увеличении входного сигнала анализатор работает аналогично. Применение предлагаемого изобретени позвол ет совместить несколько функций управлени работой анализатора и упрощает его, что приводит к повышению надежности работы . I Использование злемента задержки совместно с элементом ИЛИ в цепи сброса триггеров логики позвол ет избежать сбоев при сбросе триггеров логики и записи импульсов в счетчики, что также повышает надежность работы анализатора. Кроме того, дополнительный положительный эффект от использовани изобретени заключаетс в расширении частотного диапазона исследуемых случайных процессов. Формула изобретени Статистический анализатор, содержащий руппу параллельно подключенных ко входу нализатора пороговых устройств, выход каждоо из которых соединен со входом двух ифферендарующих усилителей, выходы неетных усилителей подключены ко входам перого элемента ИЛИ, а выходы четных усилитеей - ко входам второго элемента ИЛИ, выоды первого и второго злементов ИЛИ чеез первый и второй злемент задержки соотетственно соединены с соответствующими ходами триггера управлени , первый выход оторого подключен к первым входам четных лементов И группы, а второй выход триггеа соединен с первыми входами нечетных элеентов И группы, второй вход каждого элеента И группы подключен к выходу соотетствующего дифференцирующего усилител .The invention relates to specialized tools of computer technology and can be used for the operational analysis of random processes, namely to build the density distribution of the maximum and the corresponding minima with different asymmetry coefficients. A device for determining the probability density of extremal values of a random process is known, which contains an input signal quantizer, a multi-input coincidence unit associated with the quantizer outputs, to which are also connected a control unit connected by two outputs to the control input of the coincidence unit connected to the registering unit counters, and allowing to determine the density of the probabilities of extreme values of a random process 1. The disadvantage of this device is that, based on the contents of the block counters, one cannot judge the distribution of both maxima and minima by quantization levels, since the contents of one counter show the total number of extremes at the corresponding level. The closest to the technical essence of the invention is a device for obtaining half-sum and half-differences of extreme values of a random process, containing a group of threshold devices connected in parallel to the analyzer input, the output of each of which is connected to the input of two differentiating amplifiers, the outputs of odd amplifiers are connected to the inputs of the first element OR , and the outputs of even amplifiers - to the inputs of the second element OR, the outputs of both elements OR through the first and second delay elements, respectively A control trigger is connected to the corresponding inputs, the first output of which is connected to the first inputs of the even elements of the group, and the second output of the trigger is connected to the first inputs of the odd elements of the AND group, the second input of each element of the AND group is connected to the output of the corresponding differentiating amplifier, group of triggers, outputs which are connected to the corresponding input of the decoder, each output of which through the corresponding pulse shaper is connected to the counter input, the first inputs of the group triggers except the second and last trigger groups are connected to the output of the corresponding element OR, where the first inputs of the first and last group trigger are connected directly to the output of the first and last element AND group, to the inputs j-ro (i 2, ..., n-1) of the element OR groups are connected to the 2i-ro output of the even element of the previous channel and the output (2i + l) -ro of the odd element of the subsequent channel 2. This device allows determining the number of maxima and corresponding minima with different asymmetry coefficients. The disadvantages of this device are low reliability and limited frequency range of the studied processes, which is explained by the following reasons. Connecting an OR element to the outputs of the decoder determines the number of inputs of an OR element equal to n (n + 1) 2 (the number of combinations of maxima and minima with n quantization levels), which leads to a significant increase in the number of logical connections, device complexity and reduction its reliability. The absence of a delay in the receipt of the trigger reset signal from the output of the OR element can lead to a malfunction of the device, which also reduces the reliability of the device. In addition, the delay time of the signal by the delay elements at the control trigger input is determined by the upper frequency of the process under study, which reduces its speed and limits the frequency range of the processes under study if the frequency characteristics of the input signal are not known in advance. The purpose of the invention is to increase the reliability of the analyzer by simplifying it. This goal is achieved by the fact that the second inputs of the group triggers are connected to the output of the first delay element. The drawing shows a structural diagram of a static analyzer. The analyzer contains a group of threshold devices 1, a group of 2p differentiating amplifiers 2, elements OR 3 and 4, elements 5 and 6 of the delay, trigger 7 controls, a group of 2n elements AND 8, a group of (p-1) elements OR 9, a group of (n + 1) flip-flops 10, a decoder 11, a group of formers of 12 pulses and counters 13. 4 The static analyzer works as follows. The input signal is fed to threshold devices 1, the number of which is determined by the required processing precision. Threshold devices break the entire range of input signal variation into discrimination levels. With an increase in the input signal at the output of the threshold devices, a positive voltage drop appears, and with a decrease it is negative. The signal from the output of the threshold devices is fed to the differentiating amplifiers 2, which differentiate, amplify the unipolar pulses on the leading and trailing edges of the voltage drops from the output of the threshold devices. Moreover, amplifiers with odd numbers form pulses on the leading edge of the drops, and amplifiers with even numbers - on the falling edge. The pulses from the outputs of the odd amplifiers through the OR element 3 and the delay element 6 arrive at the single input of control trigger 7, and the pulses from the output of even amplifiers through the element OR 4 and delay element 5 arrive at the zero input of the control trigger 7. The delay elements are designed to clearly trigger the logic of the device and eliminate failures when writing pulses to counters 13 and reset the trigger 10 of the logic. The delay time is equal to the sum of the trigger time of the logic, decoder, form, el, counter {T7, a) Thus, the delay time is determined not by the upper frequency of the process under study, but by the speed of the analyzer elements, which allows the analyzer to be used to study random processes in a wide frequency range. The electronic output of the trigger 7 control is connected to the first inputs of the even elements And 8 ,. and the zero output is with the first inputs of odd elements AND 8. Elements OR 9 collect pulses corresponding to the extreme values of the random process within each of the discrimination intervals. Triggers 10 and decoder 11 provide a pair-wise coincidence of the maximum and the minimum followed, followed by the impulse corresponding to this coincidence through shaper 12 to the corresponding counter 13. After writing the impulse to the counter, the trigger 10 is reset to the initial state OR 3 through the delay element 6 to the zero setup inputs of the trigger 10 when the trigger 10 is in the initial zero state and the trigger 7 is in the unit state, then the inputs are even and odd 8 is supplied to the AND prohibiting potential. With an increase in the input signal, threshold devices are triggered and positive voltage drops are applied to the inputs of differentiating amplifiers. As a result, the outputs of the corresponding odd amplifiers receive pulses at the second inputs of the odd elements of AND 8 (the first inputs of which have the inhibitory potential from the zero output of the control trigger) and through the OR element 3 and the delay element 6 to the single input of the trigger 7 and zero inputs of the trigger 10 These pulses do not change the state of the trigger 7 and the trigger 10. When the input signal decreases (the presence of a maximum at one of the levels) from the output of the threshold device of this level, the negative voltage drop after differentiating and the gain by the even amplifier of this level goes to the second input of the corresponding element AND 8, to the first input of which the resolving potential is fed from the single output of trigger 7, and passes through the corresponding element OR 9 to the single input of the corresponding trigger 10. The trigger 10 triggers and delivers resolving potential to the corresponding input of the decoder 11. In addition, a pulse from the output of an even amplifier of this level through the element OR 4 and the element 5 of the delay arrives at the zero input of the trigger 7. After a time Tzad, three are triggered Ger 7 to inhibit the passage of impulses through the even elements and 8, when the input signal decreases and passes through the conductive nizhesto threshold devices. With a subsequent increase in the input signal (the presence of a minimum at this or one of the lower levels), the threshold device of this level is triggered. As a result, a pulse from the output of an odd amplifier of this level goes through the corresponding elements AND 8 and OR 9 to the single input of the corresponding trigger 10. The trigger 10 cp hits and supplies the resolving potential to the decoder 11. If there are two resolving potentials (from the trigger that fixed the maximum and minimum ) The decoder produces a voltage drop that is applied to the driver. In this case, the impulse comes to the output from the former. from counters 13. Each counter corresponds to its maximum value and the minimum that followed. In addition, a pulse from the output of an odd level amplifier, at which 6 is allocated a minimum, through the element OR 3 and the delay element 6 enters the single input of trigger 7 and the zero inputs of trigger 10. After time Tzad, trigger 7 prohibits the passage of pulses through the odd elements AND 8, if the input signal continues to increase, and two flip-flops 10, which are set to their initial zero state. The triggers 10 are reset only after the pulse has been recorded in one of the counters: 13, which is ensured by selecting the delay time, as mentioned above. Thus, the OR 3 element and the delay element 6 combine in themselves the functions of controlling the operation of the trigger 7 and resetting the triggers 10 after recording a pulse in the corresponding counter 13 indicating the detection of an extreme maximum-minimum pair. Cro: Moreover, such use of these elements eliminates the failure to write an impulse to the counter and to reset the logic triggers. With a further increase in the input signal, the analyzer works in the same way. The application of the present invention allows to combine several functions of control of the analyzer operation and simplifies it, which leads to an increase in reliability of operation. I Using a delay element in conjunction with an OR element in the reset circuit of logic triggers avoids failures when resetting logic triggers and writing pulses to counters, which also increases the reliability of the analyzer. In addition, an additional positive effect from the use of the invention is the expansion of the frequency range of the random processes under investigation. The invention includes a statistical analyzer that contains threshold devices connected in parallel to the input of the analyzer, each output is connected to the input of two differentiated amplifiers, the outputs of uneven amplifiers are connected to the inputs of the first OR element, and the outputs of even amplifiers to the inputs of the second OR element, the first and second outputs. the second elements OR through the first and second delay elements are respectively connected to the corresponding control trigger moves, the first output is connected to the first inputs of even The elements of the AND group, and the second output of the trigger are connected to the first inputs of the odd elements of the AND group, the second input of each element of the AND group is connected to the output of the corresponding differentiating amplifier.
1one
группу триггеров, выходы которых соединены с соответствующим входом дешифратора, каж дый выход которого через соответствующий формирователь импульсов подключен ко входу счетчика, первые входы триггеров группы, кроме первого и последнего триггеров, соединены с выходом соответствующего элемента ИЛИ, первые входы первого и последнего триггера грутшы соединены непосредственно с выходом первого и последнего элемента И группы, выход i-ro четного элемента И группы (i 2, ..., 2п-1) и выход (i+ 1)-го нечетного элемента И группы подключены коa group of triggers whose outputs are connected to the corresponding input of the decoder, each output of which is connected to the input of the counter through the corresponding pulse shaper, the first inputs of group triggers, except for the first and last triggers, are connected to the output of the corresponding OR element, the first inputs of the first and last trigger are connected directly with the output of the first and last element of the AND group, the output of the i-ro of the even element of the AND group (i 2, ..., 2n-1) and the output of the (i + 1) -th odd element of the And group are connected to
8eight
входам i/i элемента ИЛИ группы, о т л и чающийс тем, что, с целью повыщени надежности анализатора за счет его упрощени , вторые входы триггеров группы соединены с выходом первого элемента задержки .to the inputs i / i of the element OR of the group, which is the fact that, in order to increase the reliability of the analyzer by simplifying it, the second inputs of the group triggers are connected to the output of the first delay element.
Источники информации, прин тые во внимание при экспертизе . 1. Авторское свидетельство СССР N 312274, кл. G 06 G 7/52, 1971.Sources of information taken into account in the examination. 1. USSR author's certificate N 312274, cl. G 06 G 7/52, 1971.
2. Авторское свидетельство СССР N 332472, кл. G 06 G 7/52, 1972 (прототип).2. USSR author's certificate N 332472, cl. G 06 G 7/52, 1972 (prototype).