SU894882A1

SU894882A1 - Pulse frequency divider

Info

Publication number: SU894882A1
Application number: SU802913601A
Authority: SU
Inventors: Наиль Накипович Мухаметдинов
Priority date: 1980-01-11
Filing date: 1980-01-11
Publication date: 1981-12-30

Description

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ(54) PULSE FREQUENCY DIVIDER

1one

Изобретение относитс к импульсной технике.The invention relates to a pulse technique.

Известен делитель частоты, содержгиций два транзистора, в коллекторные цепи которых включены обмотки ре- ре. Коллекторы транзисторов св заны через Один диод, в коллекторую цепь одного из транзисторов включен второй диод. Эмиттеры транзисторов соедичены между собой и через третий ди- О од с общей шиной LlJA frequency divider is known, the contents of which are two transistors, in whose collector circuits the windings of the Dre are connected. The transistor collectors are connected through a single diode, and a second diode is connected to the collector circuit of one of the transistors. The emitters of the transistors are interconnected between themselves and through the third drive with common bus LlJ

Однако данный делитель частоты не обладает достаточной надежностью.However, this frequency divider is not sufficiently reliable.

Наиболее близким по технической 15 сущности к предлагаемому вл етс делитель частоты, содержащий два тиристора, два динистора, один из которых соединен последовательно с резисторами, а второй соединен после- 20 довательно с конденсатором и резистором , стабилитроны, реле, два транзистора , резисторы и конденсаторы 2.The closest in technical essence to the present invention is a frequency divider containing two thyristors, two dynistors, one of which is connected in series with resistors, and the second is connected successively with a capacitor and a resistor, zener diodes, a relay, two transistors, resistors and capacitors 2

Недостаток известного делител частоты - его сложность и св занна с ь5 этим недостаточна надежность.A disadvantage of the known frequency divider is its complexity and this is associated with lack of reliability.

Цель изобретени - повышение надежности .The purpose of the invention is to increase reliability.

Поставленна цель достигаетс тем, что в делитель частоты импульсов, 30 The goal is achieved by the fact that in the pulse frequency divider, 30

содержащий два резистора и первый динистор , включенные последовательно между входной и выходной шинами, второй динистор и первый конденсатор,, включенные последовательно между точкой соединени упом нутых резисторов и общей шиной, второй конденсатор включенный между точкой соединени редистора с первым динистрром и общей шиной,третий резистор и транзистор, введе;ны третий конденсатор и четвертый резистор , причем коллектор транзистора соединен с общей шиной, эмиттер с точкой соединени второго динистора с первым конденсатором непосредст;венно , и через третий резистор - с базой транзистора, котора через трет тий конденсатор соединена с выходной шиной, соединенной через четвертый резистор с общей шиной.containing two resistors and the first dynistor connected in series between the input and output buses, the second dynistor and the first capacitor connected in series between the connection point of the mentioned resistors and the common bus, the second capacitor connected between the connection point of the redistor with the first direction and the common bus, the third resistor and a transistor, the third capacitor and the fourth resistor are inserted, the collector of the transistor being connected to the common bus, the emitter with the point of connection of the second dynistor with the first capacitor by the customer,; venno, and through a third resistor - to the transistor base, which via tert Tille capacitor connected to the output line connected through a fourth resistor to the common bus.

На .чертеже приведена электрическа схема делител частоты.The drawing shows the electrical frequency divider circuit.

Делитель содержит транзистор 1,The divider contains a transistor 1,

динисторы 2 и 3 конденсаторы 4-6, резисторы 7-10. Входной сигнал подан на входную шину 11. Выходной сигнал снимаетс с выходной шины 12.dynistors 2 and 3 capacitors 4-6, resistors 7-10. The input signal is fed to the input bus 11. The output signal is removed from the output bus 12.

Принцип работы делител частоты в режиме делени на 2 заключаетс в следующем.The principle of operation of the frequency divider in the division by 2 mode is as follows.

В исходном состо нии транзистор 1 и динисторы 2 и 3 закрыты, конденсатор 4 разр жен. Амплитуда входных импульсов Hjji должна быть достаточной дл открывани динисторов 2 и 3. С предним фронтом первого входного импульса , поступак цего на входную шину происходит пробой динистора 2 и его сопротивление резко падает, отк1) ани динистора 3 в данный момент не происходит, так как перед ним установлена интегрирук ца цепочка, состо ща из резистора 7 и конденсатора 5, посто нна времени которой вбираетс такой, чтобы от момента по влени переднего фронта первого входного импульса до полного пробо динистора 2 напр жение на динистор .е 3 не достигло уровн его открывани . Через резистор 8 и открытый динистор 2 происходит зар д конденсатора 4до напр жени , определ емого длительностью входного импульса и посто нной времени цепочки , состо щей из резистора 8 и конденоат9ра 4. Напр жение на кондеггсаторе вл етс подзапирающим по отнс аению к динистору 2, поэтому дл предотвргццени сбо работы делител lEfcrdTH импульсов, посто нна времени цепочки должна обеспечивать открытое состо ние динистора 2 в течение всего времени действи входного импульса.In the initial state, transistor 1 and dinistors 2 and 3 are closed, capacitor 4 is discharged. The amplitude of the input pulses Hjji should be sufficient to open dynistors 2 and 3. With the leading edge of the first input pulse, a dynistor 2 is broken through the input bus and its resistance drops sharply, c1) an dynistor 3 does not currently occur It establishes an integrated circuit consisting of a resistor 7 and a capacitor 5, the time constant of which is chosen such that from the moment of the appearance of the leading edge of the first input pulse to the complete breakdown of the dynistor 2 the voltage across p. e 3 did not reach its opening level. Through the resistor 8 and the open dinistor 2, the capacitor 4 is charged with a voltage determined by the duration of the input pulse and the time constant of the chain consisting of the resistor 8 and the condenser 4. The voltage on the conderer is suppressed in relation to the distor 2, therefore To prevent the operation of the lEfcrdTH pulses divider, the time constant of the string must ensure that dynistor 2 is open during the entire duration of the input pulse.

При поступлении второго входного импульса открывание динистора 2 уже. не. произойдет, так как к его катоду приложено запиракицее напр жение конденсатора .4, и амплитуда входного импульса оказьйваетс недостаточной дл открывани др.нного динистора. Таким образом, второй входной импуль оказываетс полностью приложенным к динистору 3, что вызывает его пробой и прохождение данного импульса на выход делител частоты. Резистор 10 служит дл обеспечени режима по току открытого динистора 3.Upon receipt of the second input pulse opening dynistor 2 already. not. This will happen because a capacitor voltage of 4 is applied to its cathode, and the amplitude of the input pulse is insufficient to open the other dynistor. Thus, the second input pulse is fully applied to the dynistor 3, which causes its breakdown and the passage of a given pulse to the output of the frequency divider. The resistor 10 serves to provide an open dynistor 3 current mode.

После окончани второго входного импульса его задним фронтом, выдел емым дифференцирующей цепочкой,.состо щей из конденсатора б и резистора 9, происходит открывание транзистора 1 и быстрый разр д конденсатора 4. В дальнейшем рассмотрен-. ный выше цикл работы делител частоты импульсов повтор етс .After the end of the second input pulse, its trailing edge, separated by a differentiating chain, consisting of capacitor b and resistor 9, opens the transistor 1 and quickly discharges the capacitor 4. Later considered. The above cycle of operation of the pulse frequency divider is repeated.

Дл получени другого коэффициента делени , например 3, необходимо увеличивать емкость конденсатора 4, т.е. уменьшить -скорость роста подпирающего напр жени настолько, чтобы при действии двух первых входных импульсов динистор 2 открывалс , тем самым шунтиру динистор 3, а при действии третьего входного иишульса оставалс закрытымTo obtain a different division factor, for example 3, it is necessary to increase the capacitance of the capacitor 4, i.e. decrease the growth rate of the boost voltage so that, with the action of the two first input pulses, dynistor 2 opens, thereby shunting the dynistor 3, and under the action of the third input pulse remains closed

При этом шунтировани динистора 3 не происходит, и он откроетс , пропуска третий импульс входной последовательности.In this case, the shunting of the dynistor 3 does not occur, and it will open, skipping the third pulse of the input sequence.

Claims

1. For the UK

1174671, cl. H 3 T dated 12.17.69.

2. Patent. USA 3,746,884, CL.307225, dated 09.17.73.