Claims (2)
Изобретение относитс к импульсной технике и может быть использовано в схемах цифровой автоматики к базовый элемент, выполненный в вид интегральной схемы на основе современной технологии производства. Известно устройство, которое поз вол ет реализовать произвольную функцию многозначной логики, содержащее входы настройки от источника базовых напр жений, h-дешифратор и ключи Минимум, Многозначные универсальные схег-ы с одним информационным входом содержат Н-дешифратор , состо щий из k устройств, реал зующих характеристические функции К- , X -oi 4uU)0 ,xioi ,1,2,- кмнргозначной логики.Выходы этих уст ройств соедин ютс с первыми входами ключей Минимум, вторые входы к торых соединены с выходами источника базисных напр жений. Выходы ключей Минимум с помощью схемы симум соедин ютс с выходом многозначного элемента. Реализаци произвольной функции многозначной логики осуществл етс при соответствующем подключении выходов источника базисных напр жений ко вторым входам многозначных ключей Минимум . Недостаток устройства - больша рассеиваема мощность. Наиболее близким к предлагаемому вл етс устройство, содержащее h-дешифратор, т.е. устройство реализующее k-1 схему функций многозначной логики Ид(х) и содержащее 2(k-l)-H транзистора, а также k+1 транзистора схемы формировани произвольной функции многозначной логики12 . Недостаток устройства - больша рассеиваема мощность. Цель изобретени - уменьшение рассеиваемой мощности. Поставленна цель достигаетс TeN что в одновходовой многозначный универсальный элемент, содержащий h-дешифратор, устройство формировани произвольной функции, введены двухвходовые элементы объединени , устройства вычитани , второй h-дешиф ратор, соединенный ортогонально с первым h-дешифратором, выходы которого соединены со входом устройства квантовани сигнала, выход которого соединен с первым входом устройства вычитани , вход универсального элеме та со вторым входом устройства вычитани , выход которого соединен с |входом второго h-дешифратора, выходы которого попарно с выходами первого h-дешифратора соединены со входами двухвходовых элементов объединени , выходы которых соединены с первыми входами, а шины сигнала настройки со вторыми входами схем формировани произвольной функции, выходы которы соединены с выходом универсального элемента. На фиг. 1 представлена функциональна схема устройства; на фиг.2 конкретна электрическа схема на элементах,выполненных на U О. - тех нологии, промышленное изготовление которых налажено отечественной промышленностью в виде ИС или БИС (пун тиром выделены соответствующие узлы функциональной схемы устройства); н фиг.З - материал, по сн ющий работу устройства. Устройство 1 реализуют Ь функци многозначной логики со значностью k (h-дешифратор на k выходов), устройство 2 реализует функции многозначной логики со значностью k (h-дешифратор на k выходов), уст ройство 3 формирует дискретные знач ни входной величины, устройство Ц вычитает из входного значени его квантованное значение, устройство 5 суммирует токи выходов h-дешифраторов , устройство 6 формирует реализу мую произвольную функцию, схема сод жит вход 7 элемента, выход 8 элемен та, настроечные входы 9 элемента. Устройство функционирует следующим образом. Входной сигнал, поступающий на вход 7 передаетс на вход h-дешифрачjpa 1 с числом дискретных состо ний k(KaK бы грубых) с 84 k -1 выходами и одновременно на один из входов устройства вычитани , в котором из входного значени сигнала выполн етс вычитание его квантованного значени , полученного в устройстве 3 формировани дискретного квантованного значени входной величины , выход устройства Ц вычитани устройства подсоединен к входу Н-дешифратора 2 с числом дискретных значений k 1 выходами (фиг,1) на одном из выходов каждого из h-дешифраторов выходные сигналы совпадают на одном из устройств 5 объединени выходов (или устройств совпадени ), который подсоединен на один из двух входов устройства 6 формировани реализуемой производной функции, другой вход которой вл етс настроечным входом 9 и формирует значение этой функции, соответствующее сочетанию значени сигнала в квантованных диапазонах k и k ; выбранное значение настроечного входа подаетс на выход 8 элемента. Конкретна электрическа схема (фиг.2) функционирует следующим образом . Входной сигнал на первом транзисто ре разветвл етс на два канала, один из которых подсоединен на h-дешифратор с дискретным значением Л, выпол ненный по и и.технологии по известной схеме. По одному коллектору средних транзисторов h-дешифратора выведены и подсоединены к устройству 3 формировани квантованного сигнала. Сумма токов транзисторов на выходе устройства 3 всегда соответствует грубому значению квантованного сигнала и на устройстве k вычитаетс из значени тока, равного входному сигналу . Это переводит оставшеес значение тока по второму каналу в диапазон изменени k и дискретным значени м До1 ; вычитание значений тока поступает на h-дешифратор (нижн часть фиг.2), выполненный по известной аналогичной h-дешифратору схе„е; в верхней части фиг.2 происходит объединение выходов -li-дешифратора и h-дeшифpaтopf. Причем входному сигналу соответствует то единственное устройство 5 на выходе которого значение вытекающего тока будет равно 0; выбранный выход устройства 5 подсоединен к соответствующему входу схемы устройства 6 формирова58 ПИЯ реализуемой произвольной функции (фиг.2,3). Ток по выбранному выходу устройства 5 равен , а ток вектора настройки . Схема формировани , реализованна с помощью транзистора с замкнутым коллектором, фор мирует ток выхода устройства 91, На остальных выходах устройства 6 коллекторный ток равен 0. Предлагаемое устройство позвол ет уменьшить число транзисторов, используемых дл реализации, что приво дит к значительному уменьшению рассеиваемой мощности. Формула изобретени Одновходоеой многозначный универсальный элемент, содержащий h-дешифратор , схему формировани произвольной функции, о т л и чающийf . тем, что, с целью снижени рассеиваемой мощности, введены двухвходовые элементы объединени , устройство вычитани , второй Н-докифратор, соединенный ортогонально с первым h-дешифратором, выходы которого соединены со входом устройства квантовани сигнала, выход которого соединен с первым входом устройства вычитани , вход элемента - со вторым входом устройства вычитани , выход которого соединен с входом второго h-дешифратора, выходы которого попарно с выходами первого h-дешифратора соединены со входами двухвходовых элементов объединени , выходы которых соединены с первыми входами, а |иины сигнала настройки со вторыми входами схем формировани произвольной функции, выходы которых соединены с выходом универсального элемента. Источники информации 1рин тые во внимание при экспертизе 1. Кметь А.Б., Раков М.А., анцов А.И.Вопросы построени и организации многозначных элементов и структур, Сб, Многозначные элементы и структуры. Киев, Наукова дум1975 , с. 10, рис. 6. The invention relates to a pulse technique and can be used in digital automatics circuits to the base element, made into an integrated circuit type based on modern manufacturing technology. It is known a device that allows realizing an arbitrary multivalued logic function that contains configuration inputs from a source of basic voltages, a h-decoder and keys. Minimum, Multi-valued universal circuits with one information input contain an H-decoder consisting of k devices, real The functions of K-, X -oi 4uU) 0, xioi, 1,2, - are of very important logic. The outputs of these devices are connected to the first inputs of keys Minimum, the second inputs to which are connected to the outputs of the source of base voltages. The outputs of the keys are minimum connected by a circuit to the output of a multi-valued element. The implementation of an arbitrary multivalued logic function is carried out with the appropriate connection of the outputs of the source of the basic voltage to the second inputs of the multivalued keys Min. The disadvantage of the device is large power dissipation. Closest to the present invention is a device containing an h-descrambler, i.e. a device realizing the k-1 scheme of functions of the multivalued logic Id (x) and containing 2 (k-l) -H transistors, as well as k + 1 transistors of the scheme for forming an arbitrary function of multivalued logic12. The disadvantage of the device is large power dissipation. The purpose of the invention is to reduce power dissipation. The goal is achieved by TeN that in a single-input multi-valued universal element containing an h-decoder, a device for forming an arbitrary function, two-input combining elements are added, subtractors, a second h-decoder connected orthogonally to the first h-decoder, the outputs of which are connected to the input of a quantizing device the signal whose output is connected to the first input of the subtractor, the input of the universal element to the second input of the subtraction device, the output of which is connected to the input of the second h-de the encoder, the outputs of which in pairs with the outputs of the first h-decoder are connected to the inputs of two-input combination elements, the outputs of which are connected to the first inputs, and the tuning signal buses to the second inputs of the formation of an arbitrary function, the outputs of which are connected to the output of the universal element. FIG. 1 shows a functional diagram of the device; Fig.2 shows a specific electrical circuit on elements made on UO. — technologies that have been industrially manufactured by the domestic industry in the form of an IC or LSI (the corresponding components of the device’s functional circuit are highlighted); n FIG. 3 - material that explains the operation of the device. Device 1 implements b functions of multi-valued logic with a value of k (h-decoder for k outputs), device 2 implements functions of multi-valued logic with a value of k (h-decoder at k outputs), device 3 generates discrete values of the input value, device C subtracts from the input value its quantized value, device 5 sums the output currents of the h-decoders, device 6 forms a real arbitrary function, the circuit contains input 7 of the element, output 8 of the element, configuration inputs 9 of the element. The device operates as follows. The input signal arriving at input 7 is transmitted to the input of h-deciphering jpa 1 with the number of discrete states k (KaK would be coarse) with 84 k -1 outputs and simultaneously to one of the inputs of the subtraction device, in which its subtraction is performed from the input value of the signal of the quantized value obtained in the device 3 forming a discrete quantized value of the input quantity, the output of the device C device subtraction is connected to the input of the H-decoder 2 with the number of discrete values k 1 outputs (Fig 1) at one of the outputs of each of the h-decoders in The output signals coincide on one of the output combining devices 5 (or coincidence devices), which is connected to one of the two inputs of the device 6 to form a realizable derivative of the function, the other input of which is tuning input 9 and forms the value of this function corresponding to the combination of the signal value in the quantized k and k ranges; The selected value of the setup input is fed to output 8 of the element. The specific electrical circuit (Fig. 2) operates as follows. The input signal on the first transistor is branched into two channels, one of which is connected to an h-decoder with a discrete value of L, which is made according to and known technology. One collector of middle transistors of h-decoder is outputted and connected to the device 3 forming a quantized signal. The sum of the transistor currents at the output of the device 3 always corresponds to the coarse value of the quantized signal and at device k is subtracted from the value of the current equal to the input signal. This translates the remaining current value on the second channel into the range of change of k and discrete values of Do1; the subtraction of the current values goes to the h-decoder (lower part of FIG. 2), performed according to the well-known circuit similar to the h-decoder; in the upper part of FIG. 2, the outputs of the -li-decoder and the h-decryptorf are combined. Moreover, the input signal corresponds to the only device 5 at the output of which the value of the flowing current will be equal to 0; The selected output of the device 5 is connected to the corresponding input of the circuit of the device 6 of the formation of a PIR realized arbitrary function (FIG. 2.3). The current on the selected output of the device 5 is equal to, and the current vector settings. The formation circuit implemented with the help of a closed-collector transistor generates the output current of device 91. At the remaining outputs of device 6, the collector current is equal to 0. The proposed device reduces the number of transistors used for realization, which leads to a significant reduction in power dissipation. Claims of the invention A single-input multivalued universal element containing an h-decoder, an arbitrary function formation scheme, and a tf and chyf. In order to reduce power dissipation, two-input combining elements were added, a subtraction device, a second H-dockifter, orthogonal to the first h-decoder, whose outputs are connected to the input of a quantizing signal, the output of which is connected to the first input of the subtraction device, are input element - with the second input of the subtractor, the output of which is connected to the input of the second h-decoder, the outputs of which in pairs with the outputs of the first h-decoder are connected to the inputs of two-input elements Whose outputs are connected to first inputs, and | iiny tuning signal to second inputs of circuits forming an arbitrary function, the outputs of which are connected to the output of the universal element. Sources of information are the ones that are taken into account in the examination. 1. Kmet A. B., Rakov M. A., Antsov A. I. Questions of the construction and organization of multi-value elements and structures, Sat, Multi-value elements and structures. Kiev, Naukova Dum-1975, p. 10, fig. 6
2. IEEE Transactions on Computers ol.C-26, No12, december 1977 T.T{ch,Dao, Edward, I.Malusky, dewfs, K.l ussel Multivalued Jnjecti-i, n. Logic, p. 1233, fig 8.2. IEEE Transactions on Computers ol.C-26, No12, december 1977 T.T {ch, Dao, Edward, I. Malusky, dewfs, K. ussel Multivalued Jnjecti-i, n. Logic, p. 1233, fig 8.