SU894727A1 - Способ долговременного интегрировани унипол рного аналогового сигнала - Google Patents

Description

(St) СПОСОБ ДОЛГОВРЕМЕННОГО ИНТЕГРИРОВАНИЯ УНИПОЛЯРНОГО АНАЛОГОВОГО

I

Изобретение относитс  к аналоговой вычислительной технике и может быть использовано в моделирующих, интегрирующих и других устройствах дл  выполнени  операции долговременного интегрировани  входного сигнала , представл ющего собой унипол рную , т.е. либо положительную, либо отрицательную функцию.

Известен способ долговременного интегрировани  аналогового сигнала, основанный на разбиении всего времени интегрировани  на последовательные отрезки (шаги), интегрировании входного сигнала на этих отрезках и изменении начальных условий рировани  в момент окончани  каждого из отрезков путем переключени  обкладок конденсатора обратной св зи интегрирующего усилител , который дл  определени  текущего результата интегрировани  требует запоминани  результатов интегрировани  на каждок из отрезков tOСИГНАЛА

К недостаткам этого способа следует отнести его сложность, обусловленную необходимостью выполнени  операции запоминани  результата интегрировани  в течение каждого из временных отрезков, а также наличие нескомпенсированной ошибки интегрировани , вызываемой дрейфом нул  интегрирующего усилител .

10

Наиболее близок к предлагаемому способ долговременного интегрировани  унипол рного аналогового сигнала , основанный на поэтапном интегрировании входного сигнала, сравне15 нии результата интегрировани  на каждом этапе с эталонным сигналом, запоминании числа этапов интегрирова .ни  и определении текущего результата интегрировани  как суммы произ20 ведени  числа этапов интегрировани  на посто нное значение, и результата интегрировани  на последнем этапе 2.

Недостатком этого способа  вл етс  значительна  погрешность интегрировани , обусловленна  наличием нескдмпенсированной ошибки интегрировани , вызываемой температурным к временным дрейфом нул  интегрирующего усилител . Так, например, при интегрировании единичного унипол рного входного сигнала 1(t) на интервале времени от О до Т абсолютна  погрешность интегрировани  равна ЕТ, а относительна  погрешность - Е (где Е - приведенна  ко входу интегрирующего усилител  величина сигнала дрейфа нул ).

Цель изобретени  - уменьшение погрешности интегрировани , вызываемой наличием температурного и временного дрейфа нул  интегрирующего усилител  Поставленна  цель достигаетс  тем что в способе долговременного инте)- рировани  унипол рного аналогового сигнала, основанном на поэтапном интегрировании входного сигнала, сравнении результата интегрировани  на каждом этапе с эталонным сигналом, запоминани  числа этапов интегрировани  и определени  текущего результата интегрировани  как суммы произведени  числа этапов интегрировани на посто нное значение и результата интегрировани  на последнем этапе, результат интегрировани  на каждом этапе сравнивают с двум  равными по модулю эталонными сигналами противоположной пол рности, в момент равенства результата интегрировани  и одного из эталонных сигналов инвертируют входной сигнал и продолжают интегрирование полученного сигнала, а при определении текущего результата интегрировани  используют модуль результата интегрировани  на последнем этапе.

На чертеже представлена блок-схе ма устройства, реализующего способ. Устройство состоит из блока 1 ин1 вертировани  входного сигнала, причем этот блок содержит усилитель 2 с двум  фазоинверсными выходами и ключевые элементы 3 и 4, блока 5 управлени , включающего компаратор $ триггер 7, интегрирующего усилител  8 с конденсатором 9 .в цепи отрицательной обратной св зи и блока 10 регистрации данных, включающего усилитель 11 с двум  фазоинверсными выходами, ключевые элементы 12 и 13 вольтметр Ik и счетчик 15.

Входной унипол рный аналоговый сигнал поступает на инвертирующий вход усилител  2. Равные по модулю и противоположные по знаку сигналы с

выходов этого усилител  поступают на входы ключевых элементов 3 и k, управл ющие входы которых подключены к различным выходам триггера 7. Пусть на первом этапе интегрировани 

открыт ключевой элемент 3, сигнал с выхода которого поступает на вход интегрирующего усилител  8 и вызывает возрастание амплитуды его выходного сигнала. 8 момент равенства

выходного сигнала интегрирующего усилител  8 и одного из двух равных по модулю эталонных сигналов противоположной пол рности срабатывает компаратор 6, подключенный своим выходом к счетному входу триггера 7Сигнал с выхода компаратора 6 вызывает переключение триггера 7 в противоположное состо ние, что, в свою очередь, приводит к запиранию ключевого элемента 3 и открытию ключевого элемента 4. Следствием.этого  вл етс  изменение пол рности входного сигнала интегрирующего усилител  8, т.е. инвертирование входного

сигнала.

С этого момента начинаетс  процесс перезар да конденсатора 9 в цепи отрицательной обратной св зи интегрирующего усилител  8, в результате чего выходной сигнал этого усилител  сначала уменьшаетс  до нул , сохран   при этом ту же пол рность, что и на предыдущем этапе, а затем, после изменени  пол рности, возрастает .по амплитуде. В момент равенства амплитуд второго эталонного сигнала и сигнала на выходе интегрирующего усилител  8 происходит срабаты еание компаратора 6 и переключение

триггера 7, вызывает повторение процесса перезар да конденсатора 9 в цепи отрицательной обратной св зи интегрирующего усилител  8.

Количество срабатываний компара-, тора 6 подсчитываетс  подключенным к его выхрйу счетчиком 15, в котором запоминаетс  число этапов интегрировани .

Claims (1)

1. Выходной сигнал интегрирующего усилител  8, т.е. результат интегрировани  на последнем этапе, измер ет вольтметр 14, причем сигнал на входе этого вольтметра в течение одного цикла интегрировани  име ет одну и ту же пол рность, что обеспечиваетс  подсоединенным к выходу интегрируюи его усилител  8 усилителем 11 с двум  фазоинверсным выходами и управл емыми триггером 7 ключевыми элементами 12 и 13Дл  получени  текущего результата интегрировани  необходимо просуммировать величину, пропорциональ ную измеренному вольтметром Tt значению выходного сигнала интегрирующего усилител  8, т.е. результат интегрировани  на последнем этапе, и произведение запомненного в счетчике 15 числа этапов интегрировани  на посто нную величину, пропорциональную амплитуде эталонных сигналов . Инвертирование входного сигнала интегрирующего усилител  может быtь осуществлено и другим образом. Так например, при использовании в качестве 1 сточника входного унипол рного аналогового сигнала резистивного датчика инвертирование входног сигнала интегрирующего усилител , т.е. выходного сигнала датчика, может быть осуществлено путем измене )НИ  пол рности напр жени  питани  датчика. Анализ погрешности интегрировани единичного унипол рного входного сиг нала 1(t) на интервале времени от О до Т при использовании предлагаемого способа долговременного интегрировани  унипол рного аналогового сигнала показывает, что по истечении заданного интервала времени текущий результат интегрировани  определ етс  выражением Ьц A-S Г| Г c. V -2fc-1 -bvi-i ,1 II ис ье/atlj, где А - текущий результат интегрировани ; t - момент окончани  п-го этап интегрировани ; ,2,3,..., а абсолютна  погрешность интегрировани  А - выражением Д Т Е-Т Е+ТдЕ-.-., где Tt - длительность п-го этапа ин тегрировани , определ ема  как . 74 Преобразование последнего выражени  с учетом того, что сумма длительностей всех этапов интегрировани  равна заданному интервалу времени Т, показывает, что в этом случае абсолютна  погрешность интегрировани  равна Е Т, а относительна  погрешность - Е . Поскольку, приведенна  ко входу интегрирующего усилител  величина сигнала дрейфа нул  Е значительно меньше единицы, то сравнение выраже НИИ , определ ющих величины абсолютной и относительной погрешностей при использовании предлагаемого способа и уже известного показывает, что предлагаемый способ долговременного интегрировани  унипол рного аналогового сигнала обеспечивает существенное уменьшение погрешности интегрировани , вызываемой наличием температурного и временного дрейфа нул  интегрирующего усилител . Формула изобретени  Способ долговременного интегрировани  унипол рного аналогового си1- нала, основанный на поэтапном интегрировании входного сигнала, сравнении результата интегрировани  на каждом этапе с эталонным сигналом, запоминании числа этапов интегрировани  и определении текущего результата интегрировани  как суммы произведени  числа .этапов интегрировани  на посто нное значение и результата интегрировани  на последнем этапе, отличающийс  тем, что, с целью уменьшени  погрешности, результат интегрировани  на каждом этапе сравнивают с двум  равными по модулю эталонными сигналами проти воположной пол рности, в момент равенства результата интегрировани  и одного из эталонных сигналов инвертируют входной сигнал и продолжают интегрирование полученного сиг нала, а при определении текущего результата интегрировани  используют модуль результата интегрировани  на последнем этапе. Источники информации, прин тые во внимание при экспертизе 1.J.A.McKinney and Ch.A.H.Hali-. jak. The Periodically Reverse-Switched Capacitor. IEEE Transactions on Circuit Theory, 1968, 15, № 3, c.2882 .Смолов В.Б.Аналоговые вычислительные -машины. М., Высша  школа, 1972, с.177-182.