SU892403A2 - Цифровой регул тор - Google Patents

Цифровой регул тор Download PDF

Info

Publication number
SU892403A2
SU892403A2 SU792845160A SU2845160A SU892403A2 SU 892403 A2 SU892403 A2 SU 892403A2 SU 792845160 A SU792845160 A SU 792845160A SU 2845160 A SU2845160 A SU 2845160A SU 892403 A2 SU892403 A2 SU 892403A2
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
output
input
outputs
control
Prior art date
Application number
SU792845160A
Other languages
English (en)
Inventor
Сергей Иванович Ушаков
Original Assignee
Предприятие П/Я В-8834
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8834 filed Critical Предприятие П/Я В-8834
Priority to SU792845160A priority Critical patent/SU892403A2/ru
Application granted granted Critical
Publication of SU892403A2 publication Critical patent/SU892403A2/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Изобретение огнсюитс  к автоматическ му регулированию и может быть испольао В61НО дл  (}юрмировани  нелинейного закон управлени  в системах автоматического управлени . По основному авт. св. № 732810 известен ци(|1ровой регул тор, содержащий грвобраэователь входного сигнала, вход которого соединен с выходом датчика сигнала, первый выход - с первым входом первого элемента И, а выход втсрого элемента И подключен через триггер ко входу усилител , а также блок переклю чени  управл ющего сигнала, генератор, счетчик элемент фиксации переполнени  счетчика, арифметический блок и формирователь сигнала перезаписи, первый вход которого соединен со вторым выходом щэеобразовател  входного сигнала, с первыми входами арифметического блока и блока переключени  управл ющего сигнала второй вход - с третьим выходом преоб .разовател  вхрдного сигнала, а выход с первым входом второго элемента И, второй вход блока переключени  управл ющего сигнала подключен к выходу арифметического блока, третий вход - через элемент фиксации переполнени  счётчика к первому выходу счетчика, а выход ко второму входу второго элемента Иг второй вь1ход и вход счетчика соединены соответственно со втфым входом арифметического блока и с выходом первого элемента И, ко второму входу которого подключен выход генератсра tl. Однако в этом peгyл тqpe производитс  преобразование входного сигнала датчика системы регулировани  в пропорционально-ди (|к})ерендиальный сигнал отклонени  от номинала задани , который формирует выходной сигнал peгyл тqэa по релейному закону, что ограничивает использование регул тора только автоколебательными системами управлени . Цель изобретени  - расширение области применени  регул тора. Указанна  цель достигаетс  тем, что 6 регул тор введены первый и второй регистры и блок управлени  регистрами, первый вход которого соединен со вторым выходом преобразовател  входных сигналов , второй и третий входы - соответственно с вторым и третьим вых,одами арифметического блока, а первый и второй выходы - соответственно к входам первого и второго регистров, выходы которых подключены соответственно к трет ему и четвертому входам арифметического бпбка. На чертеже представлена функциональна  схема цифрового регул тора. Регул тор содержит преобразователь 1 входных сигналов, генератор 2, первый элемент И 3, счетчик 4, элемент 5 фиксации переполнени  счетчика, арифметиче ский блок 6, блок 7 переключени  управл ющего сигнала, формирователь 8 сигна ла перезаписи, триггер 9, усилитель 10, элемент И 11, датчик 12 сигнала , вход 13 преобразовател  входных сигналов, первый 14, второй 15 и третий 16 выходы преобразовател  входных сигналов, первый 17 и втсрой 18 регистры , блок 19 угфавлени  регистрами, второй 20 и третий 21-выходы арш} метического блока. Регул тор работает следующим образом На первом выходе 14 преобразовател 1 входного сигнала вьщел етс  сигнал разности между, длительностью сигнала задани  режима регулировани  и периодо датчика 12 сигнала. На втором выходе 1 преобразовател  1 формируетс  сигнал знака отклонени  регулируемой величины от заданного значени . На третьем выходе 16 преобразовател  1 формируетс  сигнал такта работы цифрового регул тора, определ емый частотой входных импульсов. На втором 20 и третьем 21 выходах арифметического блока формируютс  сиг нал знака первой разности отклонени  и тактовый сигнал передачи кода из регист ров в арифметическое устройство. Пр  большом отклонении регулируемой величины от заданной (режим старта и смены уровней задашш) счетчик 4 переполн етс , срабатывает элемент 5 фикса цин перепо неНн  счетчика и сигнал на выходе блока 7 переключени  управл ющего сигнала вырабатываетс  только в фувкд и знака отклонени  регулируемой велнчины от номинала {второй выход 15 преобразовател  1). П р н м е р 1. Движение системы регулвровани  около номинала задани  да счетчик 4 не переполн етс ). Возны несколько типов формируемых выых функций. ) Регул тор формирует релейный выой сигнал с зоной нечувств1ггельности а) без введени  производной в закон л1фовани ; при этом алгоритм работы л тора можно записать r- nPM f;tnTl b, rl o,npw Ъ,Гпт, ,лъо и,рм , б) с введением производной в закон улировани  ПРИ {Y; nrj+Yj; пт b, ьт О ),,vf i) 0,ПР« ., , ПРИ b , , Yl-fc) - сигнал на выходе усилител  Ю; Y hTj - цифровое значение пропорциональной составл ющей за- -кона управлени  в п -ном цикле; Чд - UHiJIfJOBoe значение диффер- ренциальной составл ющей Закона управлени  в п ном цикле -знак отклонени  от номинала задани ; -код в регистре зоны Ь релейного элемента; -код в регистре зоны Ъп релейного элемента. 2) Регул тор формирует релейный выной сигнал с петлей опережающего гисезиса . Алгоритм работы можно запиь (например, только дл  случа  d ) COnsi,npMUuT 0-, , 1,ПРи{у 1;пТ -ъу о,лт 0;при/ЗйТ о (О,) YjtnTl-t 0, p,tiw{vJbT - o,, л it - знак первой разности отклснеНЕЯ , {фименении к формируемым в регуре снгналам ...Г 58 где дТ ,uT - временные интервалы, характеризующие разность между длительностью сигнала задани  ном1шала TO и периодом сигнала входного датчика .n-l) в п -1-вом и в п -ном циклах вз тые без учета знака отклонени . Выражени  (l), (2) и (З), показывают необходимость введени  сигналов дТ и ДЛТ в блок управлени  зонами Ъл релейного элемента. Пример 2. формирование закона регулировани  в -случае третьего выхода преобразовател  входных сигналов в соответствии с уравнени ми (2) Пусть в некоторый момент времени на вход преобразовател  1 входного сигнала поступает сигнал с датчика 12. На первом выходе 14 преобразовател  1- входного сигнала через интервал времени, .определ емый длительностью сигнала задани  номинала, вьщел етс  сигнал разности между длительностью сигнала задани  номинала и периодом сигнала датчика 12. Производ  логические перемножение сигнала с выхода 14 и сигнала с генератс а ,2 посредством первого элемента И 3, в свтчике 4 по71учаем цифровое значение откпонени  pie- гугтаруемой величины от номинала ,)( -gj Код числа лТ «{| „ j.g передаетс  из счетчика 4 в арифметический блок 6, в котором производ тс  операции по алгсритму уравнени  (2), тфичем коды зон Ь и Ъ релейного элемента тактовым сигналом с выхода 21 арифметического блока, через блок 19 угфавпени  регистрами, запрашив ютс  из регистров 17 и 18. При этом в зависимости от сигнала знака отклонени  от номинала с выхода 15 (и сигнала знака первой разности с выхода 2О пр  гистерезисе ) блок 19 управлени  регистрами передает в арифметический блок 6 код либо из регистра 17, либо - 18. Поскольку счетчик 4 не был переполнен, сигнал на выходе блока 7 переключени  управл ющего сигнала вырабатываетс  в функции выходного сигнала арифметическо 03 го блока 6,  вл ющегос  результатом вычислени  по алгцзитму -равнений (2). Если в данном цикле вычислени  закона управлени  отклонени  йТ и i riимеют один и тот же знак, т.е. сигнал с выхода 15, преобразовател  1 не измен етс , сигнал (тактовый импульс) с третьего выхода 16 преобразовател  1 проходит через формирователь сигнала перезаписи 8, изменени  (подтверждение ) состо ни  триггера 9 (устройства запоминани  на такт) согласно сигналу с блока 7 переключени  управл ющего сигнала. В этом случав триггер 9 необходимо рассматривать как триггер с трем  устойчивыми состо ни ми. Изобретение может использоватьс  не только в автоколебательных системах, но и в система непрерывного регулнро-г вани , позвол   устранить р д се зьезных недостатков, что дает определенный техншсо .кономический эффект. формула изобретени  Цифровой регул тор по авт. св. № 732810, отличающийс  тем, что, с целью расщирени  области применени  регул тора, в него введены первый и второй регистры н блок управлени  регис-гpawH , первый вход которого соединен со BTOpbiM выходом преобразовател  входш 1х сигналов, второй и третий входы - соответственно со вторым и третьим выходами арифметического блока, а первый и второй выходы - соответственно к входам первого и второго регистров, выходы которых подключены .соответственно к третьему и четвертому входам арифметического блока. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 732810 , кл. q О5 В 11/26, 1977 (прототип).

Claims (1)

  1. Формула изобретения •Цифровой регулятор по авт. св. № 732810, отличающийся тем, что, с целью расширения области применения регулятора, в него введены первый и второй регистры и блок управления регистрами, первый вход которого соединен со вторым выходом преобразователя входных сигналов, второй и третий входы - соответственно со вторым и третьим выходами арифметического блока, а первый и второй выходы - соответственно к входам первого и второго регистров, выходы которых подключены соответственно к третьему и четвертому входам арифметического блока.
    Источники информаций, принятые во внимание при экспертизе 1. Авторское свидетельство СССР Ns 732810 , кл. Q 05 В 11/26, 1977 (прототип).
SU792845160A 1979-11-16 1979-11-16 Цифровой регул тор SU892403A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792845160A SU892403A2 (ru) 1979-11-16 1979-11-16 Цифровой регул тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792845160A SU892403A2 (ru) 1979-11-16 1979-11-16 Цифровой регул тор

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU732810 Addition

Publications (1)

Publication Number Publication Date
SU892403A2 true SU892403A2 (ru) 1981-12-23

Family

ID=20861626

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792845160A SU892403A2 (ru) 1979-11-16 1979-11-16 Цифровой регул тор

Country Status (1)

Country Link
SU (1) SU892403A2 (ru)

Similar Documents

Publication Publication Date Title
US4052676A (en) Digital-analog frequency error signaling
SU892403A2 (ru) Цифровой регул тор
SU732810A1 (ru) Цифровой регул тор
GB1106651A (en) Process control apparatus
JPS57134757A (en) Self-diagnosis system for microcomputer
SU928629A1 (ru) Устройство дл вычитани и сложени импульсов
SU961117A1 (ru) Формирователь пачек импульсов
SU681417A1 (ru) Устройство дл контрол параметров объектов
SU622143A1 (ru) Устройство дл определени направлени перемещени объектов
SU624204A1 (ru) Устройство дл автоматического регулировани
SU765782A1 (ru) Релейный регул тор
SU1309049A1 (ru) Устройство дл дифференцировани частотно-импульсных сигналов
SU1003088A1 (ru) Устройство дл контрол блоков управлени
SU819946A1 (ru) Измерительный преобразователь
SU1003315A1 (ru) Устройство дл управлени периодом следовани импульсов
SU842727A1 (ru) Устройство дл регулировани расходажидКОСТи
SU410771A1 (ru)
SU982001A1 (ru) Устройство дл умножени частоты
SU905826A1 (ru) Синусно-косинусный преобразователь
SU902251A1 (ru) Врем -импульсный преобразователь отношени величин
SU744436A1 (ru) Шаговый регул тор
SU421111A1 (ru) /-^-триггер
SU557379A1 (ru) Четырехквадратное множительное устройство
SU661746A1 (ru) Формирователь импульсов
SU815730A1 (ru) Устройство дл вычитани и добав-лЕНи иМпульСОВ