SU1003088A1 - Устройство дл контрол блоков управлени - Google Patents

Устройство дл контрол блоков управлени Download PDF

Info

Publication number
SU1003088A1
SU1003088A1 SU813354677A SU3354677A SU1003088A1 SU 1003088 A1 SU1003088 A1 SU 1003088A1 SU 813354677 A SU813354677 A SU 813354677A SU 3354677 A SU3354677 A SU 3354677A SU 1003088 A1 SU1003088 A1 SU 1003088A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
trigger
counter
Prior art date
Application number
SU813354677A
Other languages
English (en)
Inventor
Ромоальд Варданович Акопов
Original Assignee
Предприятие П/Я А-7390
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7390 filed Critical Предприятие П/Я А-7390
Priority to SU813354677A priority Critical patent/SU1003088A1/ru
Application granted granted Critical
Publication of SU1003088A1 publication Critical patent/SU1003088A1/ru

Links

Landscapes

  • Control By Computers (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  временной диаграммы различных блоков управлени .
Известно устройство дл  контрол  блоков управлени , содержащее триггер , элементы И, ИЛИ, НЕ. Указанное устройство позвол ет контролировать временную диаграмму блоков управлени , в которых дл  каждого рабочего теист.а возможно по вление сигнала только на одной из выходных шин. Причем каждый сигнал может быть сформулирован только один раз за цикл работы блсгка управлени  11
Ъднако большинство блоков управлени  Формирует временную диаграмму, в которой возможно изменение рабочих сигналов одновременно на нескольких выходных шинах. Причем состо ние сигнсша на любой шине может сохран тьс  неизменным в течение нескольi их рабочих тактов. Кроме того, блок управлени  может иметь несколько режимов работы, в которых он формирует различные временные диаграммы . Таким образом, это устройство не может контролировать такие блоки.
Наиболее близким по технической сущности к предлагаемому устройству  вл етс  устройс тво/ дл  контрол  блока управлени , содержащее счетчик, триггер, элементы II, НЕ 2.
Недостатком известного устройства  вл етс  отсутствие возможности контрол  работы блока управлени , который в процессе работы формирует в одном такте сигналы одновременно на нескольких выходах.
Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  конт15 рол  управл ющих сигналов произвольной длительности и частоты следовани  ча каждом контролируемом входе.
Поставленна  цель достигаетс  тем, ч.то в устройство, содержащее элемент
20 И,- счетчик, триггер и элемент НЕ, причем выход элемента И соединен со счетным входом счетчика, выход триггера  вл етс  выходом устройства, введены шифратор, сумматор по модулю

Claims (2)

  1. 25 два и элемент ИЛИ, причем группа информационных входов устрюйства соединеуа с входами сумматора по модулю два, выход которого соединен с.первь входом элемента И, управл ющий, так30 товый и синхронизирующий входы устройства соединены соответственно с входом шифратора, через элемент НЕ с вторьом входом элемента и и с вход синхронизации триггера, выход шифра тора соединен с информационным вход счетчика, информационные выходы которого соединены с входами элемента ИЛИ, выход которого соединен:-с информационным входом триггера. На чертеже приведена блок-схема устройства. Устройство содержит шифратор 1, сумматор 2 по модулю два, элемент. НЕ 3, элемент И 4, счетчик 5, элемент ИЛИ б, триггер 7, информационные входы 8 -8у,устрййства, тактовы вход 9, управл ющий вход 10, синхро низирующий вход 11, выход 12 устрой ства. Устройство работает следующим образом. На вход 10 поступает код операци который получает блок управлени  ,(не показан ) дл  выбора режима, рабо ты. Тактовые импульсы, формируемые генератором блока управлени , посту пают на,вход 9, а сигнал окончани  работы поступает на вход 11 устройства . Перед началом работы триггер 7 устайавливаетс  в нулевое состо ние в счетчик 5 записываетс  числом т, - формируемое шифратором по коду на входе 10. Значение-т различно дл  каждого режимаработы и определ етс заранее. При этом в каждом такте работы блока управлени  выполн етс  сложение по модулю два состо нйй сигналов на всех входах ожидаемой временной диаграммы, затем подсчиты ваетс  число тактов, в которых эта сумма равна единице. Полученное чис ло примен етс  равным т, С началом формировани  временной диаграммы на входах 8 на вход 9 поступают тактовые импульсы. Контроли руемые сигналы суммируютс  по модулю два и поступают на элемент И 4, на который подаетс  сигнал с элемен та НЕ 3 и во втором полупериоде рабочего такта счетный импульс поступает в счетчик 5, где вычитаетс  из заранее установленного числа. При правильной временной диаграм ме на вводах 8 счетчик 5 к моменту окончани  работы блока управлени  перейдет в нулевое состо ние и на триггер 7 через элемент ИЛИ б посту пит нулевой сигнал, поэтому с приходом сигнала по входу 11 триггер 7 останетс -в прежнем состо нии. Если же временна  диаграмма сформирована неправильно, то к моменту окончани  работы блока управлени  в счетчике 5 содержимое не будет равно нулю и на выходе элемента ИЛИ 6 установитс  единица. С приходом синхронизирующего импульса на вход 11 триггер 7 установитс  в единичное состо ние и на выход 12 будет выдан сигнал ошибки. . Таким образом, изобретение позвол ет контролировать временную ди- . аграмму с произвольной длительностью и частотой следовани  рабочих им- пульсов. Формула изобретени  Устройство дл  контрол  блоков управлени , содержащее элемент И, счетчик, триггер и элемент НЕ, причем выход элемента И соединен со счетным входом счетчика, выход триггера  вл етс  выходом устройства, отлич ающеес  тем, что, с целью расширени  функциональных возможностей-устройства за счет обеспечени  контрол  управл ющих сигна лов произвольной длительности и час- . тоты следовани  на каждом, контролируемом входе, в него введены шифратор , сумматор по модулю два и элемент ИЛИ, причем группа информационных входов устройства соединена с входами сумматора по модулю два, выход которого соединен с первым вхо-; дом элемента И, управл ющий, тактовый и синхронизирующий входы устройства соединены соответственно с входом шифратора через элемент НЕ с вторым входом элемента И и с входом синхронизации триггера, выход шифратора соединен с информационным входом счетчика, информационные выходы которого соединены с входами элемента ИЛИ, выход которого соединен с информационным входом триггера . Источники информации, прин тые во внимание при экспертизе 1..Авторское свидетельство СССР № 714398, кл. Q 06F 11/00, 1978.
  2. 2. Авторское свидетельство СССР 399058, кл. Н 03 К 5/19, 1970 (прототип).
SU813354677A 1981-11-20 1981-11-20 Устройство дл контрол блоков управлени SU1003088A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813354677A SU1003088A1 (ru) 1981-11-20 1981-11-20 Устройство дл контрол блоков управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813354677A SU1003088A1 (ru) 1981-11-20 1981-11-20 Устройство дл контрол блоков управлени

Publications (1)

Publication Number Publication Date
SU1003088A1 true SU1003088A1 (ru) 1983-03-07

Family

ID=20982776

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813354677A SU1003088A1 (ru) 1981-11-20 1981-11-20 Устройство дл контрол блоков управлени

Country Status (1)

Country Link
SU (1) SU1003088A1 (ru)

Similar Documents

Publication Publication Date Title
SU1003088A1 (ru) Устройство дл контрол блоков управлени
GB1082975A (en) Apparatus for frequency and phase comparison of two periodic signals
SU1005184A1 (ru) Устройство дл записи информации в оперативную пам ть
SU961116A1 (ru) Устройство дл формировани временных интервалов
SU1002982A1 (ru) Устройство дл измерени логарифмического декремента затухани
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU485437A1 (ru) Генератор циклов
SU834830A1 (ru) Генератор пр моугольных импульсов
SU828428A1 (ru) Регенератор двухсимвольных сигналов
SU1309049A1 (ru) Устройство дл дифференцировани частотно-импульсных сигналов
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU1385283A1 (ru) Селектор последовательности импульсов
SU752214A1 (ru) Преобразователь временных интервалов в цифровой код
SU898600A1 (ru) Устройство дл умножени частоты следовани импульсов
SU670950A1 (ru) Устройство дл контрол зан тости каналов многоканальных систем
SU911702A1 (ru) Расширитель длительности импульсов
SU1411702A1 (ru) Устройство дл измерени интервалов времени
SU860296A1 (ru) Устройство дл формировани импульсных последовательностей
SU847321A1 (ru) Устройство дл контрол источникапОСлЕдОВАТЕльНОСТи иМпульСОВ
SU840760A2 (ru) Устройство дл контрол частотыиМпульСОВ
SU949672A2 (ru) Устройство дл контрол времени работы машин
SU738138A1 (ru) Устройство дл формировани селекторного строба
SU790099A1 (ru) Цифровой умножитель частоты следовани импульсов
SU763929A1 (ru) Устройство дл счета импульсов
RU1784958C (ru) Генератор дискретных ортогональных функций