SU890408A1 - Устройство дл дифференцировани аналогового сигнала - Google Patents
Устройство дл дифференцировани аналогового сигнала Download PDFInfo
- Publication number
- SU890408A1 SU890408A1 SU792782052A SU2782052A SU890408A1 SU 890408 A1 SU890408 A1 SU 890408A1 SU 792782052 A SU792782052 A SU 792782052A SU 2782052 A SU2782052 A SU 2782052A SU 890408 A1 SU890408 A1 SU 890408A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- differentiating
- input
- signal
- output
- operator
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(3) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ АНАЛОГОВОГО СИГНАЛА
Изобретение относитс к автомати и вычислительной технике и может бы использовано в системах автоматичес кого управлени дл преобразовани управл ющих воздействий дифференцирующими операторами. Например, при реализации оператора, обратного опе ратору инерционного объекта .,.. - ур Р)---,n-7m , ,р..апр соответствующий обратный операто ..+tQ4 do.a,p4..4d.,p Ъо4Ъ Р+ ...4Ъ р ( km-т) требует дл своей реализации получени р да производных от входного воздействи . Известно устройство дл дифференцировани аналогового сигнала, в котором дл получени производной определенного пор дка используетс соответствующее количество дифференциаторов , соединенных последовательно til. Ввиду того, что получение даже первой производной возможно только с инерционным запаздыванием, а также что дифференцирование подчеркивает высокочастотные шумы, точность такого устройства невысока. Наиболее близко к предлагаемому устройство в котором производна вычисл етс методом не вной функции с использованием интеграторов, или, в общем случае, интегрирующих фильтров в цепи обратной св зи 23. Недостаток такого устройства состоит в наличии инерционного запаздывани , вносимого в вычисл емую производную .
Целью изобретени вл етс устранение инерционного запаздывани сигнала производной.
Цель достигаетс тем, что устройство дл дифференцировани аналогового сигнала, содержащее интегрирующий фильтр, вход которого соединен с выходом устройства, содержит блок умножени и блок делени , первый вход блока умножени Евл етс входом устройства, выход блока умножени соединен с выходом устройства и с первым входом блока делени , второй вход которого соединен с выходом интегрирующего фильтра, а выход блока делени соединен со вторым входом блока умножени .
На чертеже представлена блок-схема устройства.
Устройство содержит блок 1 умноже ни , блок 2 делени и интегрирующий фильтр 3.
Устройство работает следующим образом .
Сигнал X(t), который необходимо подвергнуть преобразованию дифференцирующим оператором, обратным ааданному интегрирующему подаетс на вход блока 1 умножени .
При этом выход блока умножени равен
Y(t) К (t) . X(t) , (1)
vlt)
K(i}r
-(u)
WiP) -iw
- величина выходного сигнала бло ка 2 делени .
Здесь знаком . обозначена операци преобразовани интегрирующим фильтром W(P) сигнала Y(t).
Из (1) и (2) следует, что
W(P) . Y{t) - X(t) , (3) Если обе части 3 подвергнуть преобразованию оператором Г (Р),обратным W(P), то получим
W-(P) . W{P}. Y(t) vrV)-X(t) или
Y (t) Vr(P) . X (t). Таким образом, предлагаемое устройство позвол ет осуществл ть преобразование сигнала X(t) оператором, обратным заданному, в общем случае, произвольному оператору.
Достоинство предлагаемого способа реализации обратного оператора 3 заключаетс в том, что вместо аналоговой модели оператора здесь можно использовать реальный объект, соединив его вход с выходом блока 1 ум90 084
ножени , а выход - со входом блока 2 делени .
В частном случае, второй вход бло ка 2 делени может быть соединен с 5 входной клеммой, поскольку выходной сигнал фильтра 3 соответствует входному сигналу.
При технической реализации устройства следует считатьс с тем,
10 что при знакопеременных сигналах в момент перехода через нуль в блоке делени 2 происходит деление на нуль Выходной сигнал устройства в эти моменты времени претерпевает искажени , величина которых зависит от реального диапазона выходной функции K(t) блока 2 делени . 8 р де случаев эти искажени , по-видимому устранимы искусственным смещением , 20 входного сигнала или выбором определенных начальных условий в интегрирущем фильтре 3.
Технико-экономический эффект от использовани изобретени определ етс возможностью повышени точности дифференцировани аналоговых сигналов .
Claims (2)
1.Техническа кибернетика. Теори автоматического регулировани . Под ред. В. В. Солодовникова. Машиностроение , 19б9, кн, 3, ч. 1,
5 С. 2Ц.
2.Вычислительна техника. Справочник . Под ред. Г. Хаски. Г.Корна, Энерги , 1964, с. 62 (прототип)
Csi «ё
«О
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792782052A SU890408A1 (ru) | 1979-06-21 | 1979-06-21 | Устройство дл дифференцировани аналогового сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792782052A SU890408A1 (ru) | 1979-06-21 | 1979-06-21 | Устройство дл дифференцировани аналогового сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU890408A1 true SU890408A1 (ru) | 1981-12-15 |
Family
ID=20834590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792782052A SU890408A1 (ru) | 1979-06-21 | 1979-06-21 | Устройство дл дифференцировани аналогового сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU890408A1 (ru) |
-
1979
- 1979-06-21 SU SU792782052A patent/SU890408A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5458119A (en) | Controlling of automobile | |
SU890408A1 (ru) | Устройство дл дифференцировани аналогового сигнала | |
DE2845598A1 (de) | Digitale uebertragungseinrichtung fuer analoge daten | |
GB2047885A (en) | Method of and Circuit Arrangement for Dynamic Measurement of Motions | |
RU2031434C1 (ru) | Система адаптивного управления нестационарными нелинейными объектами | |
SU1094021A1 (ru) | Система оптимального управлени объектами второго пор дка | |
SU1076873A1 (ru) | Адаптивный регул тор | |
RU1833898C (ru) | Вычислительное устройство | |
SU1697054A1 (ru) | Бинарна система управлени | |
RU1285954C (ru) | Устройство дл циклового программного управлени | |
SU457999A1 (ru) | Устройство дл вычислени частной производной | |
SU447683A1 (ru) | Устройство дл оптимального по быстродействию управлени | |
SU957227A1 (ru) | Устройство дл умножени электрических сигналов | |
SU911545A1 (ru) | Пневматическое устройство дл вычислени модул | |
SU458813A1 (ru) | Импульсный экстремальный регул тор | |
SU1203483A1 (ru) | Релейное управл ющее устройство | |
SU1702339A1 (ru) | Бинарна система управлени | |
SU1104463A1 (ru) | Устройство компенсации люфта | |
SU746414A1 (ru) | Адаптивный регул тор | |
JPS6267928A (ja) | A/d変換されたサンプル値の分解能向上方式 | |
SU1739482A1 (ru) | Регул ризованный фильтр | |
SU744453A1 (ru) | Система с переменной структурой | |
SU1305631A1 (ru) | Бинарна система управлени нелинейными объектами | |
SU911550A1 (ru) | Дифференцирующе-сглаживающее устройство | |
SU859999A1 (ru) | Релейное управл ющее устройство |