SU886192A1 - Digital signal generator - Google Patents

Digital signal generator Download PDF

Info

Publication number
SU886192A1
SU886192A1 SU802903818A SU2903818A SU886192A1 SU 886192 A1 SU886192 A1 SU 886192A1 SU 802903818 A SU802903818 A SU 802903818A SU 2903818 A SU2903818 A SU 2903818A SU 886192 A1 SU886192 A1 SU 886192A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
counter
input
generator
digital signal
Prior art date
Application number
SU802903818A
Other languages
Russian (ru)
Inventor
Виктор Владимирович Сумароков
Original Assignee
Предприятие П/Я А-1298
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1298 filed Critical Предприятие П/Я А-1298
Priority to SU802903818A priority Critical patent/SU886192A1/en
Application granted granted Critical
Publication of SU886192A1 publication Critical patent/SU886192A1/en

Links

Landscapes

  • Burglar Alarm Systems (AREA)

Description

(54) ЦИФРОВОЙ ГЕНЕРАТОР СИГНАЛОВ(54) DIGITAL SIGNAL GENERATOR

Изобретение относитс  к радиотехнике и может быть использовано дл  создани  сигналов различной формы. Известен цифровой генератор синуса, в котором генератор импульсов через распределитель соединен по нескольким ветв м , содержащим реверсивный счетчик, дешифратор , цифроаналоговый преобразователь (ЦАП) с входами сумматора, выход которого нагружен на фильтр I). Однако данный генератор вырабатывает сигнал только одной формы - синусоидальной . Известен цифровой генератор сигналов, содержащий последовательно соединенные генератор и делитель частоты, последова; тельно соединенные реверсивный счетчик и блок питани , последовательно соединенные цифроаналоговый преобразователь и усилитель , и первый шифратор |2). Однако известное устройство вырабатывает сигнал только одной формы. Цель изобретени  - расширение функциональных возможностей, путем увеличени  количества форм генерируемых сигналов . Поставленна  цель достигаетс  тем, что в цифровой генератор сигналов, содержащий последовательно соединенные генератор и делитель частоты, последовательно соединенные реверсивный счетчик и блок пам ти, последовательно соединенные цифроаналоговый преобразователь и усилитель, и первый шифратор, между выходом первого шифратора и управл ющим входом делител  частоты введен первый мультиплексор, между выходом делител  мощности н входами счета вперед и назад реверсивного счетчика - второй мультиплексор, управл ющие входы которого объединены с управл ющими входами первого мультиплексора , между выходом реверсивного счетчика и управл ющими входами мультиплексора введены последовательно соединенные элементы ИЛИ-НЕ и логический блок, второй вход которого соединен с другим выходом реверсивного счетчика, между другими выходами второго мультиплексора и третьим и четвертым входами логического блока введены соответственно первый и второй счет; чики, между выходом второго счетчика и точкой соединени  входов сброса нул  первого , второго и реверсивного счетчиков введен элемент И, другой вход которого соединен с пусковым входом цифрового генератора сигналов, между выходом реверсивного счетчика :и входом цифроаналогового преобразовател  - третий мультиплексор, другой вход которого соединен с выходом блока пам ти , а также введены второй шифратор, вход которого соединен с управл ющим входом усилител , и третий, четвертый и п тый шифраторы, входы которых соединены с другими входами первого мультиплексора.The invention relates to radio engineering and can be used to create signals of various shapes. A digital sine generator is known, in which a pulse generator is connected through a distributor along several branches, comprising a reversible counter, a decoder, a digital-to-analog converter (DAC) with the inputs of an adder, the output of which is loaded on filter I). However, this generator produces a signal of only one form - a sinusoidal one. A digital signal generator is known, comprising a series-connected generator and a frequency divider, sequentially; tally connected reversible counter and power supply unit, serially connected digital-to-analog converter and amplifier, and the first encoder | 2). However, the known device produces a signal of only one form. The purpose of the invention is to expand the functionality by increasing the number of forms of the generated signals. The goal is achieved by the fact that a digital signal generator containing a series-connected generator and a frequency divider, a series-connected reversible counter and a memory block, a series-connected digital-analog converter and an amplifier, and the first encoder, between the output of the first encoder and the control input of the frequency divider are entered the first multiplexer, between the output of the power divider and the counting inputs forward and backward of the reversing counter, is the second multiplexer, the control inputs of which are dinenets with control inputs of the first multiplexer, serially connected OR-NOT elements and a logic unit, the second input of which is connected to another output of the reversing counter, are entered between the output of the second multiplexer and the third and fourth inputs of the logic unit between the output of the reversible counter the first and second counts are entered respectively; There is an input element between the output of the second counter and the connection point of the zero inputs of the first, second and reversible counters, the other input of which is connected to the starting input of the digital signal generator, between the output of the reversing counter: and the input of the digital-analogue converter — the third multiplexer, the other input of with the output of the memory block, as well as the second encoder, the input of which is connected to the control input of the amplifier, and the third, fourth and fifth encoders, the inputs of which are connected to other inputs mi of the first multiplexer.

На фиг. 1 приведена структурна  схема предлагаемого цифрового генератора сигналов; на фиг. 2 - эпюры по сн ющие работу генератора.FIG. 1 shows the structural scheme of the proposed digital signal generator; in fig. 2 - diagrams for the generator operation.

Цифровой генератор сигналов содержит: первый, второй, третий, четвертый, п тый шифраторы 1, 2, 3, 4 и 5, первый, второй, третий мультиплексоры 6, 7 и 8, генератор 9, делитель 10 частоты, реверсивный счетчик И, первый, второй счетчики 12 и 13, цифроаналоговый преобразователь 14, усилитель 15, запоминающее устройство -16, элемент ИЛИ-НЕ 17, элемент И 18, логический блок. 19.The digital signal generator contains: first, second, third, fourth, fifth encoders 1, 2, 3, 4 and 5, first, second, third multiplexers 6, 7 and 8, generator 9, frequency divider 10, reversing counter And, first , second counters 12 and 13, digital-to-analog converter 14, amplifier 15, memory -16, element OR NOT 17, element AND 18, logic unit. nineteen.

Устройство работает следующим образом .The device works as follows.

При подаче логической «1 на вход элемента И 18 сигнал проходит эту схему н устанавливает в «О счетчики 11, 12 и 13. При этом срабатывает блок 19, подключа  через мультиплексоры 6 и 7 первый шифратор К входу делители 10, а выход делител  к входу счета вперед счетчика И, который начинает счет импульсов, период которых пропорционален числу, установленному на первом шифраторе 1. В результате, чего сигнал на выходе счетчика 11 возрастает по линейному закону до максимальной величины за врем , набранное на шифраторе 1 (фиг. 2г) Тфронта ) При по влении логической -«1 на выходе старшего разр да счетчика 11 логический блок 19 срабатывает и подключает через мультиплексоры 6 и 7 и делитель 10 шифратор 3 ко входу счетчика 12. Счетные импульсы на вход счетчика И перестают поступать и в выходной его информации образуетс  вершина (фиг. 2и, Тверш-)- Это состо ние длитс  до тех пор, пока не по витс  логическа  «1 на выходе счетчика 12, при этом срабатывает блок 19 и подключает шифратор 4 через делитель 10 к входу счета назад счетчика И. Информаци  иа выходе этого счетчика падает по линейному закону до «нул  за врем , «абранное на шифраторе 3. При достижении «Нул  срабатывает элемент 17, что приводит к срабатыванию блрка 19. В этом случае шифратор 5 подключаетс  через делитель 10 к входу счетчика 13. Работа счетчика 11 прекращаетс , информаци  на его вы-, ходе остаетс , но врем  работы счетчика 13 равной нулю. После по влени  на выходеWhen applying a logical "1 to the input of the element And 18 signal passes this circuit and sets in" About the counters 11, 12 and 13. This triggers block 19, connecting through multiplexers 6 and 7 the first encoder To the input dividers 10, and the output divider to the input bills forward counter And, which starts counting pulses, the period of which is proportional to the number set on the first encoder 1. As a result, the signal at the output of counter 11 increases linearly to the maximum value for the time typed on the encoder 1 (Fig. 2d) Tfronta ) With the appearance of a logical oh - "1 at the output of the higher bit of counter 11, logic block 19 is activated and connected via multiplexers 6 and 7 and divider 10 to the encoder 3 to the input of counter 12. Counting pulses to the input of counter I cease to arrive and its output information forms a vertex 2i, Tversh -) - This state lasts until logical 1 1 is reached at the output of counter 12, while block 19 is activated and connects the encoder 4 through divider 10 to the counting input back of counter I. Information on the output of this counter falls according to the linear law to “zero for time,“ and on the encoder 3. When reaching "Zero, element 17 is triggered, which leads to triggering of block 19. In this case, the encoder 5 is connected through divider 10 to the input of counter 13. Counter 11 stops, information on its output remains, but time the operation of the counter 13 is zero. After appearance at the exit

старшего разр да счетчика 13 логической «Ь блок 19 срабатывает и мультиплексоры 6 и 7 закрывают поступление импульсов иа входы счетчиков 11, 12 и 13. При подачеthe higher bit of the counter 13 is logical “block 19 is triggered and multiplexers 6 and 7 close the flow of pulses and the inputs of counters 11, 12 and 13. When applying

иа пусковой вход генератора нового импульса генератор вновь запускаетс  в работу. В режиме многократных импульсов на пусковой вход подаетс  всегда логическа  «1. В этом случае по вление логической «1 на выходе старшего разр да счетчика 13and the start-up input of the generator of the new impulse, the generator is restarted. In the multiple pulse mode, the logical input is always fed to the start input. In this case, the appearance of the logical “1 at the output of the most significant bit of the counter 13

0 будет аналогичным запуску генератора, при этом создаютс  импульсы, длительность паузы которых создаетс  шифратором 5 (фиг. 2 н).0 will be similar to the start of the generator, creating impulses, the duration of which is paused by the encoder 5 (Fig. 2n).

Выходна  информаци  с выхода счетчика 11 подаетс  через мультиплексор 8 на выход прибора и иа вход ЦАП 14, который преобразует цифровой сигнал в аналоговый . Аналоговый сигнал усиливаетс  в усилителе 15, коэффициент передачи которого задаетс  шифратором 2, и подаетс  ньThe output information from the output of counter 11 is fed through multiplexer 8 to the output of the instrument and to the input of the DAC 14, which converts the digital signal to analog. The analog signal is amplified in amplifier 15, the transmission coefficient of which is determined by encoder 2, and fed to

аналоговый выход генератора. В этом случае выходные импульсы имеют фронты и срезы, которые измен ютс  по линейному закону. Информаци  с выхода счетчика 11 подаетс  также на адресные входы запомн , нающего устройства 16 (ЗУ) в который может быть записана, например, форма первой четверти синуса. Если перевести мультиплексор 8 в режим, когда он соедин ет выход 16 и вход ЦАП 14, то выходные сигналы генератора будут иметь фронты и срезы, измен ющиес  по закону синуса. Еслн врем  паузы равно нулю, то выходной сигнал генератора имеет внд полусинуса (фиг. 2,generator analog output. In this case, the output pulses have fronts and cuts, which vary linearly. Information from the output of the counter 11 is also supplied to the address inputs of the memory of the coping device 16 (RAM) into which, for example, the shape of the first quarter of the sine can be recorded. If the multiplexer 8 is switched to the mode when it connects the output 16 and the input of the DAC 14, then the generator output signals will have fronts and cuts, varying according to the sine law. If the pause time is zero, then the generator output signal has a half sine wave (Fig. 2,

Такнм образом, предлагаемый генераторThus, the proposed generator

имеет возможность создавать импульс, фрон , ты которого н срезы могут иметь вид пр мой линии илн кривых, записанных в ЗУ. Длительности фронтов, среза вершины и пау зы между импулм амн набираютс  шифраторами . Количество форм одиночного импульса поэтому  вл етс  большим. Основных,  рко выраженных форм можно насчнтать двенадцать. Столько же видов можно создать основных форм многократных сигналов .It has the ability to create a pulse, the edges of which you can take the form of a straight line or curves recorded in the memory. The lengths of the fronts, the cutoff of the top and the pauses between the impulses amn are recruited by the encoders. The number of forms of a single pulse is therefore large. The main, pronounced forms can be twelve. As many species can create basic forms of multiple signals.

Claims (2)

1.Авторское свидетельство СССР № 666628, кл. Н,03 В 19/00, 1978. 1. USSR author's certificate number 666628, cl. H, 03 B 19/00, 1978. 2.Патент США, № 3657657, кл. 328-14. 1972 (прототип). BbiK.tJi2. US Patent No. 3657657, cl. 328-14. 1972 (prototype). BbiK.tJi фиг.Т fig.T rJrJ ЫS ss
SU802903818A 1980-03-26 1980-03-26 Digital signal generator SU886192A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802903818A SU886192A1 (en) 1980-03-26 1980-03-26 Digital signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802903818A SU886192A1 (en) 1980-03-26 1980-03-26 Digital signal generator

Publications (1)

Publication Number Publication Date
SU886192A1 true SU886192A1 (en) 1981-11-30

Family

ID=20887018

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802903818A SU886192A1 (en) 1980-03-26 1980-03-26 Digital signal generator

Country Status (1)

Country Link
SU (1) SU886192A1 (en)

Similar Documents

Publication Publication Date Title
SU886192A1 (en) Digital signal generator
GB1282641A (en) Speech encoding and decoding
SU949803A2 (en) Device for converting parallel code to pulse repetition frequency
SU1182637A1 (en) Function generator
JPS5626283A (en) Alarm clock
SU1162025A1 (en) Pulse shaper
SU1003354A1 (en) Rate scaler
SU930664A1 (en) Device for delta-modulation with digital adaptation
SU721830A1 (en) Time-pulse divider
SU869054A1 (en) Digital controllable repetition-rate scaler
SU690475A1 (en) Converter of binary code into binary-decimal code of degrees and minutes
SU482014A1 (en) "Variable dividers frequency divider
SU892334A1 (en) Low frequency digital meter
RU2023302C1 (en) Functional converter
SU935969A1 (en) Digital polygonal approximator
SU834936A1 (en) Repetition rate scaller with variable countdown
SU894738A1 (en) Device for reproducing variable-in-time coefficients
SU947870A1 (en) Functional frequency converter
SU1119175A1 (en) Frequency divider
SU602956A1 (en) Multiplying-dividing device
SU424171A1 (en) LOGARIFMIC FUNCTIONAL TRANSFORMER
SU497011A1 (en) Phase biosynchronizer
SU684561A1 (en) Functional voltage generator
SU368618A1 (en) FUNCTIONAL CONVERTER TYPE "ADULTING AND ADULTING"
SU1569962A2 (en) Univibrator