SU882012A1 - Device for clock synchronization of radio channel regenerator - Google Patents

Device for clock synchronization of radio channel regenerator Download PDF

Info

Publication number
SU882012A1
SU882012A1 SU802889784A SU2889784A SU882012A1 SU 882012 A1 SU882012 A1 SU 882012A1 SU 802889784 A SU802889784 A SU 802889784A SU 2889784 A SU2889784 A SU 2889784A SU 882012 A1 SU882012 A1 SU 882012A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
input
output
signal
block
Prior art date
Application number
SU802889784A
Other languages
Russian (ru)
Inventor
Александр Евгеньевич Красковский
Юрий Анатольевич Липовецкий
Original Assignee
Ленинградский Ордена Ленина Институт Инженеров Железнодорожного Транспорта Им. Акад В.Н.Образцова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Институт Инженеров Железнодорожного Транспорта Им. Акад В.Н.Образцова filed Critical Ленинградский Ордена Ленина Институт Инженеров Железнодорожного Транспорта Им. Акад В.Н.Образцова
Priority to SU802889784A priority Critical patent/SU882012A1/en
Application granted granted Critical
Publication of SU882012A1 publication Critical patent/SU882012A1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(54) УСТГОЙСТВО ТАКТОВОЙ СИНХГОНИЗАЦИИ РЕГЕНЕРАТОРА РАДИОКАНАЛА(54) CONSTRUCTION OF THE TACT SYNCHGONIZATION OF THE RADIO CHANNEL REGENERATOR

Т обретение относитс  к радиотехнике и может использоватьс  в аппаратуре передачи данных , в частности в регенераторах радиоканала. Известно устройство тактовой синхронизации регенератора радиоканала, содержащее последовательно соединенные опорный генератор, блок компенсации расхождени  частот, управл ющий элемент, ос сжной делитель, формирователь временных зон, блок селекции, фазовый дискриминатор и блок усреднени , выходы которого под ключены ко входам блока компенсации расхождени  частот и управл ющего злемента, а также блок коммутации, блок управлени  и последовательно соединенные блок выделени  фронтов и блок выделени  одного фронта за такт, при этом второй и третий выходы опориого геиера тора подключены соответственно ко входу блок выделени  фронтов и второму входу фазового дискриминатора, к третьему входу которого и второму входу блока выделени  одного фронта за такт подключен второй выход основного делител , а выходы блока управлени  подключены к .второму и третьему входам блока х ек цни, третьему и четвертому входам блока усреднени  1. Однако известное устройство имеет низкую помехоустойчивость. : Цель изобретени  - повышение помехоустойчивости . Дл  зтого в устройство тактовой синхронизации регенератора радиоканала, содержащее последовательно соединенные опорный генератор, блок компенсации расхождени  частот, управл ющий злемент, основной делитель, формирователь временных зон, блок селекции, фазовый дискртминатор и блок усреднени , выходы которого подключены ко входам блока компенсации расхождени  частот и управл ющего злемента , а также блок коммутации, блок управлени  и последовательно соединенные блок выделени  фронтов и блок выделени  одйого фронта за такт, при зтом второй и третий выходы опориого генератора подключены соответственно ко входу блока выделени  фронтов и второму входу фазового дискриминатора, к третьему входу которого и второму входу блока выделени  одного фронта за такт подключен второй выход основного делител , а выходы блока управj/ени  подключены к второму и третьему входам блока селекции, третьему и четвертому входам блока усреднени , введены последовательно соединенные асинхронный интегральный приемник, ключ, решающий блок и формирователь сигнала потери синхронизма, а также интегратор и последовательно соединенные анализатор зашумленного сигнала и блок пам ти, к второму входу которого, объединенному с первым входом анализатора зашумленного сигнала, подключен выход блока выделени  фронтов, а выход блока пам ти подключен к второму входу ключа, к третьему и четвертому входам которого , а также к первым и вторым входам интегратора и блока коммутации подключены выходы блока управлени , к первому входу которого и второму входу формировател  сигнала потери синхронизма подключен выход интегратора , к третьему входу которого подключен выход ключа, а к четвертому входу интегратора и второму входу блока управлени  подключен выход формировател  сигнала потери синхронизма, при зтом к третьему, четвертому и п тому входам блока коммутации подключены соответственно третий выход опорного генератора , выход блока выделени  одного фронта за такт и выход асинхронного интегрального приемника, первый и второй входы которого объединены с соответствующими входами блока выделени  фронтов.T acquisition refers to radio engineering and can be used in data transmission equipment, in particular in radio channel regenerators. A clock synchronization device of a radio channel regenerator is known, comprising a series-connected reference generator, a frequency difference compensating unit, a control element, an oscillator divider, a time zone generator, a selection unit, a phase discriminator and an averaging unit, the outputs of which are connected to the inputs of the frequency divergence compensation unit and a control element, as well as a switching unit, a control unit and a front edge selector unit and a front unit dedicated to one series connected in series, while the swarm and the third outputs of the reference generator are connected respectively to the input of the edge selection unit and the second input of the phase discriminator, to the third input of which the second output of the main divider is connected to the second input and the second output of the control unit to the second and third inputs block x ek tsni, the third and fourth inputs of the averaging block 1. However, the known device has a low noise immunity. A: The purpose of the invention is to improve noise immunity. For this purpose, a radio channel regenerator clock synchronization device containing a series-connected reference oscillator, a frequency difference compensation unit, a control element, a main divider, a time zone generator, a selection unit, a phase discriminator and an averaging unit, the outputs of which are connected to the frequency divergence compensation unit and a control element, as well as a switching unit, a control unit and a series-connected edge extraction unit and a single front unit for a tact, while the second and third outputs of the reference generator are connected respectively to the input of the edge selection unit and the second input of the phase discriminator, the second output of the main divider is connected to the second input of which and the second input of the selection block of one front per cycle and the outputs of the control unit / / to the second and third inputs the selection unit, the third and fourth inputs of the averaging unit, are introduced in series the asynchronous integral receiver, the key, the decision unit and the loss of synchronization signal generator, and an integrator and a series-connected noisy signal analyzer and a memory unit, to the second input of which, combined with the first input of the noisy signal analyzer, is connected the output of the edge extraction unit, and the output of the memory unit is connected to the second input of the key, to the third and fourth inputs of which as well as the first and second inputs of the integrator and the switching unit are connected to the outputs of the control unit, the integrator's output is connected to the first input of which and the second input of the loss of synchronization signal, the third at the input of which the output of the key is connected, and the output of the loss of synchronism signal generator is connected to the fourth input of the integrator and the second input of the control unit, while the third output of the reference generator is connected to the third, fourth and fifth inputs of the switching unit, respectively, the third output of the reference oscillator and the output of the asynchronous integrated receiver, the first and second inputs of which are combined with the corresponding inputs of the edge selection unit.

На чертеже представлена структурна  электрическа  схема предложенного устройства.The drawing shows a structural electrical circuit of the proposed device.

Устройство тактовой синхронизации регенератора радиоканала содержит опорный генератор 1, блок 2 компенсации расхождени  частот, управл ющий элемент 3, основной делитель 4, формирователь 5 временных зон, блок 6 усреднени , фазовый дискриминатор 7, блок 8 селекции , блок 9 выделени  фронтов, блок 10 выделени  одного фронта за такт, анализатор 11 зашумленного сигнала, блок 12 пам ти, ключ 13, решающий блок 14, интегратор 15, формирователь 16 сигнала потери синхронизма, блок 17 управлени , асинхронный интегральный приемник 18, блок 19 коммутации.The clock synchronization device of the radio channel regenerator contains the reference generator 1, the frequency difference compensation unit 2, the control element 3, the main divider 4, the time zone generator 5, the averaging unit 6, the phase discriminator 7, the selection unit 8, the edge extraction unit 9, the allocation unit 10 one front per clock, noisy signal analyzer 11, memory block 12, key 13, decision block 14, integrator 15, sync loss generator 16, control block 17, asynchronous integrated receiver 18, switching block 19.

В блоке 9 выделени  фронтов осуществл етс  дискретизаци  временного положени  фронтов входного сигнала, дл  чего на один из входов блока 9 поступает сигнал с выхода опорного генератора 1. Выделенные фронты попадают на вход блока 10 выделени  одного фронта за такт, с выхода которого они в синхронном режиме через блок 19 коммутации поступают на вход блока 8 селекгщи. В указанном режиме блок 8 осзществл ет селекцию фронтов входного сигнала по величине краевых искажений , т.е. на подстройку поступают лишь фронты, попавшие в зону доверительного интервала , котора  формируетс  в формирователе 5 временных зон и поступает на другой вход блока 8 селекции. В режиме поиска состо ни  синхронизма фронты входного сигнала поступают на подстройку, мину  зону доверительного интервала.In block 9, the edge selection is used to discretize the temporal position of the edges of the input signal, for which one of the inputs of block 9 receives a signal from the output of the reference oscillator 1. The selected edges are fed to the input of the block 10 for the separation of one front per cycle, from the output of which they are in synchronous mode through the block 19 switching arrive at the input of the block 8 selekgsch. In this mode, block 8 performs selection of the fronts of the input signal according to the value of the edge distortion, i.e. only the fronts that fall into the zone of the confidence interval, which is formed in the shaper of 5 time zones and is fed to another input of the selection unit 8, arrive for adjustment. In the synchronization state search mode, the fronts of the input signal arrive at the trimming, in a zone of the confidence interval.

Подстройка частоты опорного генератора 1 при фазовом рассогласовании осуществл етс  косвенным способом с помощью управл ющего элемента 3, на вход которого в синхронном режиме поступают усредненные импульсы добавлени  и вычитани  с выхода блока 6 усреднени . В режиме поиска состо ни  синхронизма импульсы добавлени  и вычитани , вырабатываемые фазовым дискриминатором 7, поступают на управл ющий элемент 3 без усреднени . Блок 2 компенсации расхождени  частот вьшолн ет операцию компенсации расстройки частоты опорного генератора 1 относительно частоты входного сигнала, т.е. сводит к нулю статическую ощибку синхронизации.The frequency adjustment of the reference oscillator 1 in phase mismatch is carried out indirectly using control element 3, to the input of which in synchronous mode receives averaged pulses of addition and subtraction from the output of averaging unit 6. In the synchronization state search mode, the addition and subtraction pulses produced by the phase discriminator 7 are transmitted to the control element 3 without averaging. The frequency divergence compensation unit 2 performs an operation of compensating for the detuning of the frequency of the reference oscillator 1 relative to the frequency of the input signal, i.e. Makes static sync error to zero.

В режиме поиска синфазного состо ни  фронты сигнала поступают на подстройку и анализ состо ни  системы синхронизации с выхода асихронного интегрального приемника 18, который выполн ет функцию преобразовани  дроблений сигнала в краевые искажени . Полезный сигнал постзшает на вход асинхронного интегрального приемника 18, а на его выходе осуществл етс  дискретизаци  временного положени  фронтов преобразованного сигнала, дл  чего на один из его входов подаетс  сигнал с выхода опорного генератора 1. Выделенные фронты поступают через блок 19 коммутации на подстройку, а через ключ 13 на вход интегратора 15, в котором дл  сокращени  времени поиска состо ни  синхронизма включен малый коэффициент интегрировани .In the common-mode search mode, the edges of the signal arrive at the adjustment and analysis of the state of the synchronization system from the output of the asychronic integrated receiver 18, which performs the function of converting the signal splittings to edge distortion. The useful signal is sent to the input of the asynchronous integrated receiver 18, and at its output the temporal position of the edges of the transformed signal is sampled, for which one of its inputs receives a signal from the output of the reference oscillator 1. The selected edges come through the switching unit 19 for adjustment, and through a key 13 to the input of the integrator 15, in which a small integration coefficient is included to reduce the search time of the synchronism state.

При наличии сигнала на выходе интегратора 15 с помощью блока 17 управлени  производитс  включение дополнительных делителей импульсов подстройки в блоке 6 усреднени , включение действи  зоны доверительного интервала в блоке 8 селекции. При этом также включаетс  больщой коэффициент интегрировани  в интеграторе 15 и подключаютс  анализатор 11 зашумленного сигнала и блок 12 пам ти а на подстройку проход т через блок 19 коммутации фронты с выхода блока 10 выделени  одногоIn the presence of a signal at the output of the integrator 15, using the control block 17, additional trimming pulse dividers in the averaging block 6 are activated, the action of the confidence interval zone in the selection block 8 is turned on. It also includes a large integration coefficient in the integrator 15 and a noisy signal analyzer 11 and a memory unit 12 for adjustment are connected through the switching unit 19 to the fronts from the output of the allocation unit 10 of one

фронта за такт. Одаовремешю сигнал с выхода интегратора 15 обнул ет формирователь 16 сигнала потери синхронизма. Действие асинхронного интегрального приемника 18 осуществл етс  только в режиме поиска синхронизма. При этомfront for tact. I will let the signal from the output of the integrator 15 zero the shaper 16 of the loss of synchronism signal. The action of the asynchronous integrated receiver 18 is performed only in the synchronism search mode. Wherein

5 в блоке 19 коммутации осуществл етс  корректировка фазы смещенных в процессе преобразовани  в асинхронном интегральном приемнике 18 фронтов входного сигнала.5, in the switching unit 19, the phase of the input signal 18 shifted during the conversion process in the asynchronous integrated receiver is adjusted.

В синхронном режнме дл  исключени  формировани  ложного сигнала потери синхронизма с помощью анализатора 11 зашумленного сигнала и блока 12 пам ти определ етс  качество входного сигнала. Действие блока 12 пам ти основано на запоминании количества фронтов в одном тактовом интервале, т.е. в интервале между стробимпульсами, расположенными в середине относительно элементарной посылки. Если их количество равно двум (или более), то анализатор 11 зашумлениого сигнала, вырабатьгаающий сигнал на выходе с приходом второго фронта в указанном интервале, обнул ет интеграторы блока 12 пам ти. При этом полностью исключаетс  возможность формировани  ложных импульсов преобладани  в синхронном режиме.In the synchronous mode, to eliminate the formation of a false signal of loss of synchronism, the quality of the input signal is determined using the noisy signal analyzer 11 and the memory block 12. The operation of memory block 12 is based on memorizing the number of fronts in one clock interval, i.e. in the interval between strobe pulses located in the middle relative to the elementary premise. If their number is equal to two (or more), then the noisy signal analyzer 11, generating the output signal with the arrival of the second front in the specified interval, nullifies the integrators of the memory block 12. This completely eliminates the possibility of the formation of false pulses dominating in a synchronous mode.

При действии на вход устройства тактовой синхронизации (УТС) сплошного шума в тактовом интервале формируетс  большое количест во фронтов (более одного). Но через ключ 13 они не проход т за счет действи  анализатора 11 и, следовательно, не формируетс  сигнал потери синхронизма, что особенно важно во врем  перестройки рабочих частот передатчиков и приемников радиолинии.A large number of fronts (more than one) is formed when the clock synchronization (TCB) input to the input of the device is synchronized with a solid noise in the clock interval. But through the key 13 they do not pass due to the action of the analyzer 11 and, therefore, no loss of synchronism signal is generated, which is especially important during the tuning of the working frequencies of the transmitters and receivers of the radio link.

Признаком отсутстви  состо ни  синхронизма  вл етс  наличие преобладани  фронтов входного сигнала в одной половине временной зоны анализа, поступающей на вход решающего блока 14 с другого выхода формировател  5 временных зон. В решающем блоке 14 происходит определение фазового положени  анализируемых фронтов. В формирователе 16 сигнала потери синхронизма производитс  выделение импульсов преобладани  и их усреднение. При наличии на выходе формировател  16 сигнала потери синхронкзм а с помощью блока 17 управлени  производитс  отключение действи  зоны временного доверительного интервала в блоке 8 селекции и дополнительных делителей в «шоке 6 усреднени . Интегратор 15 обнул етс , и включаетс  малый коэффициент интегрировани , также отключаетс  анализатор 11 зашумленного сигнала и блок 12 пам ти, а на подстройку (через блок 19 коммутации) и анализ (через ключ. 13) поступают фронты с выхода асинхронного интегрального приемника 18.A sign of the lack of synchronization is the presence of an edge of the input signal in one half of the analysis time zone, which enters the input of the decision block 14 from the other output of the shaper 5 time zones. In decision block 14, the phase position of the analyzed fronts is determined. In the out-of-sync driver 16, the dominant pulses are extracted and averaged. In the presence of a loss of synchronization signal at the output of the imaging unit 16, the control unit 17 is used to disable the zone of the time confidence interval in the selection unit 8 and additional dividers in the "shock 6 averaging". The integrator 15 is nullified, and a small integration factor is turned on, the noise signal analyzer 11 and memory block 12 are also turned off, and fronts from the output of the asynchronous integral receiver 18 are fed to the trim (switching unit 19) and analysis (via key 13).

Таким образом, предложенное устройство по сравнению с известным имеет следующие преимущества: обеспечивает оптимальный алгоритм определени  синфазного и несинфазного состо ни  системы синх1Х)низации в услови х аддитивных и мультипликативных помех, высокую цикловую устойчивость при наличии в канале посто нных преобладаний, превь1шаю11щх значение зоны временного доверительного интервала, универсальность определени  режимов работы тактовой синхронизации независимо от типа фазового дискриминатора.Thus, the proposed device has the following advantages as compared with the known one: it provides the optimal algorithm for determining the in-phase and non-phase state of the synchronization system under the conditions of additive and multiplicative interference, high cyclic stability in the presence of a constant predominance in the channel, exceeding the temporary trust zone value interval, the versatility of determining the modes of clock synchronization, regardless of the type of phase discriminator.

Реализаци  этих положений позвол ет сушественно повысить помехоустойчивость и пропускную способность канала св зи.The implementation of these provisions makes it possible to significantly increase the noise immunity and capacity of the communication channel.

Claims (1)

1. Авторское свидетельство СССР N 640440, кл. Н 04 L 7/08, 1976 (прототип).1. USSR author's certificate N 640440, cl. H 04 L 7/08, 1976 (prototype). oo 0000 882012882012 соwith toto roro CN4CN4 ГЭGE CsjCsj 4.four. GOGO
SU802889784A 1980-02-15 1980-02-15 Device for clock synchronization of radio channel regenerator SU882012A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802889784A SU882012A1 (en) 1980-02-15 1980-02-15 Device for clock synchronization of radio channel regenerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802889784A SU882012A1 (en) 1980-02-15 1980-02-15 Device for clock synchronization of radio channel regenerator

Publications (1)

Publication Number Publication Date
SU882012A1 true SU882012A1 (en) 1981-11-15

Family

ID=20880882

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802889784A SU882012A1 (en) 1980-02-15 1980-02-15 Device for clock synchronization of radio channel regenerator

Country Status (1)

Country Link
SU (1) SU882012A1 (en)

Similar Documents

Publication Publication Date Title
US4194161A (en) Switching modulators and demodulators utilizing modified switching signal
SU882012A1 (en) Device for clock synchronization of radio channel regenerator
US3293607A (en) Coherent decision making receiver system
KR19990063159A (en) Wireless reception method and device
JP2693758B2 (en) Frame pulse generation method
JPH0831887B2 (en) Clock phase detector
US20020064241A1 (en) Clock and data regenerator with demultiplexer function
SU938420A1 (en) Radio channel regenerator clocking device
SU1015502A1 (en) Device for clock synchronization of regenerator
SU1283992A1 (en) Device for clock synchronization of regenerator
SU1246415A1 (en) Device for transmission and reception of two television signals
SU1252962A1 (en) Device for discriminating frequency-shift keyed signals
SU780218A1 (en) Receiver of signals modulated both by frequency and by phase simultaneously
SU1288924A1 (en) Device for synchronizing a receiver of multiposition signals
SU634464A1 (en) Multibeam radio communication system
SU1506561A1 (en) Device for receiving batched data in satellite communication system
JPH0514427A (en) Optical heterodyne fsk dual filter detector
SU985961A1 (en) Device for synchronization of pseudorandom signals
SU1185631A1 (en) Device for synchronizing reference oscillation of broad-band demodulator
SU658762A1 (en) Synchronising device
SU995365A1 (en) Frequency-modulated signal transmitting device
SU725253A2 (en) Arrangement for transmitting information with multi-position code
SU741478A2 (en) Device for synchronizing discrete information
SU657656A1 (en) Digital demodulator of signals with relative phase modulation
SU790358A1 (en) Discrete for receiving frequency-modulated signals with large base