SU881867A1 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU881867A1
SU881867A1 SU802869717A SU2869717A SU881867A1 SU 881867 A1 SU881867 A1 SU 881867A1 SU 802869717 A SU802869717 A SU 802869717A SU 2869717 A SU2869717 A SU 2869717A SU 881867 A1 SU881867 A1 SU 881867A1
Authority
SU
USSR - Soviet Union
Prior art keywords
differential amplifier
diodes
input
outputs
storage device
Prior art date
Application number
SU802869717A
Other languages
English (en)
Inventor
Владимир Сергеевич Плеханов
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU802869717A priority Critical patent/SU881867A1/ru
Application granted granted Critical
Publication of SU881867A1 publication Critical patent/SU881867A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
1
Изобретение относитс  к технике обработки аналоговых сигналов и может быть использовано в регистраторах быстропротекающих процессо в качестве фиксатора мгновенных значений аналоговых сигналов.
Известно аналоговое запоминающее .устройство, построенное по разомкнутой схеме, содержащее аналоговый ключ и запоминающий конденсатор 1 .
Недостаток устройства - несимметричное включение элементов коммутации аналогового сигнала по отношению к обкладкам запоминающего конденсатора . Это приводит к коммутационным ошибкам, снижающим точность устройства .
Наиболее близким к предлагаемому по технической сущности  вл етс  анаг логовое запоминающее устройство, построенное по разомкнутой схеме, в котором дифференциальный усилитель с резистивньми нагрузками в выходных цеп х через первые диоды соединен с
обкладками запоминающего конденсатора, а те, в свою очередь, через вторые диоды соединены с третьими диодами и с резисторами, обща  точка которых соединена с шиной опорного потенциала . Свободные выводы третьих диодов представл ют собой входы управлени  режимом работы устройства. Сигнал, подлежащий запоминанию, поступает на входы дифференциального усилител ,
fO а напр жение на обкладках запоминающего конденсатора представл ет собой выходной сигнал устройства. В эмиттерной цепи питани  дифференциального усилител  включен.генератор стабиль15 ного тока 2 .
Недостатком этого устройства  вл етс  излишн   сложность.
Цель изобретени  - упрощение уст20 ройства.
Поставленна  цель достигаетс  тем, что в аналоговом запоминак дем устройстве , содержащем накопительный элемент , например конденсатор, обкладки которого подключены к выходам дифференциального усилител , генератор тока , выход которого соединен с первым входом дифференциального усилител , второй и третий входы которого соединены соответственно со -входами устройства , вход генератора тока соединен с первой шиной питани , вторую шину питани , три элемента с нелинейной характеристикой, например диод и шину управлени , котора  соединена с анодом первого диода, катод которого соединен с первым входом дифференциального усилител , катоды второго и третьего диодов подключены соот .ветственно к выходам дифференциального усилител  и к выходам устройства , аноды второго и третьего-диодов соединены со второй шиной питани . На чертеже приведена функциональна  схема предложенного устройства. Оно содержит дифференциальный усилитель 1, генератор тока 2, элементы с нелинейной характеристикой, например диоды 3-5, накопительный элемент например конденсатор 6, шины питани  7 и 8 и шину управлени  9. .Устройство работает следующим образом . В ИСХОДНОМ состо нии - в режиме слежени  за величиной входного напр жени  - выходное напр жение повтор ет величину входного. В момент фиксации текущего значени  выходного напр жени  на шину управлени  9 поступает положительный потенциал и ток генератора тока 2 устремл етс  через диод 3 в цепь источника управл юш;его сигнала (на черте-же не показан). При этом базо-эмиттерные переходы транзисторов дифференциального усилител 1 запираютс  и он оказываетс  обесто .ченным. Обесточенными оказываютс  также и диоды 5 и 6. Устройство с этого момента находитс  в режиме хра нени . На конденсаторе 6 сохран етс  разность потенциалов, соответству юща  мгновенному значению входного сигнала, которое имеет место в момент фиксации. Особенностью предложенного устройства  вл етс  то, что в режиме слежени  оно обладает единич ным коэффициентом передачи, с высокой линейностью, а в период фиксации его коэффициент передачи остаетс  неизменньм, измен етс  только внутрен ее выходное сопротивление дифферениального усилител  1 - , (1) - uUshiii иэд- Ua о .. 4.1-1, Uj Sf-Utfien :( -температурный потенциал ()i -теплобой ток р-п-переходов транзисторов усилител  1 ; - эмиттерные напр жени  и Эзг токи транзисторов усилител  1; V/3j,, KAi/ajt- изменени  входно.го и выходного напр жений. В период фиксации эмиттерные токи транзисторов дифференциального усилител  1 убывают таким образом, что их соотношение остаетс  посто нным, поскольку Зх , -, Д1/В. , Гг- .J-il augx/qfi + g ul/вА/Фг суммарный эмиттерный ток дифференциального усилител  1. Коллекторные токи этих транзисторов тоже в период фиксации остаютс  в посто нном соотношении. Но поскольку в цеп х нагрузки диффере1гциального усилител  1 включены диоды 4 и 5, то выходное напр жение устройства в период убывани  суммарного эмиттерного тока усилител  1 сохран етс  посто нным независимо от закона изменени  выражени  (1), %1 - ЬГэ, «fr п 3 const С изменением Кц. измен етс  только выходное сопротивление усилител . Пользу сь выражени ми (4) и (5), можно определить закон изменени  величины выходного сопротивлени . вых - at где Гд, и Гэ1 дифференциальные сопротивлени  диодов 4 и 5. Выражени  (l), (б) и () приближенно описывают соотн ошени  между токами и напр жени ми в схеме устройства . Однако на практике достаточно равенства площадей р-п-переходов диодов 4 и 5 и эмиттерньк р-п-переходов транзисторов усилителей I, чтобы эти выражени  были в высокой степени справедливьсми. За счет симметрии схемы устройства при надлежащей балансировке паразитных емкостей управл ющий сигнал, действующий в эмиттерной цепи дифференциального усилител  1, ,не измен ет зар да конденсатора 6

Claims (1)

  1. Формула изобретения
    Аналоговое запоминающее .устройство, содержащее накопительный элемент, например конденсатор, обкладки которого подключены к выходам дифференциального усилителя, генератор тока, выход которого соединен с первым входом дифференциального усили
    881867 6 теля, второй и третий входы которого соединены соответственно со входами устройства, вход генератора тока соединен с первой шиной питания,
    5 вторую шину питания, три элемента С нелинейной характеристикой, например, диоды и шину управления, отличающееся тем, что, с целью упрощения устройства, в нем ши10 на управления соединена с анодом первого диода, катод которого соединен с первым входом дифференциального усилителя, катоды второго и третьего диодов подключены соответственно к вы15 ходам дифференциального усилителя и к выходам устройства, аноды второго и третьего диодов соединены со второй шиной питания.
SU802869717A 1980-01-14 1980-01-14 Аналоговое запоминающее устройство SU881867A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802869717A SU881867A1 (ru) 1980-01-14 1980-01-14 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802869717A SU881867A1 (ru) 1980-01-14 1980-01-14 Аналоговое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU881867A1 true SU881867A1 (ru) 1981-11-15

Family

ID=20872254

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802869717A SU881867A1 (ru) 1980-01-14 1980-01-14 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU881867A1 (ru)

Similar Documents

Publication Publication Date Title
KR930007482B1 (ko) 전류검출회로
US6097239A (en) Decoupled switched current temperature circuit with compounded ΔV be
US3237116A (en) Amplifiers and corrective circuits therefor
CA2069858A1 (en) Circuit for measuring battery current
JPS603098A (ja) 電圧電流変換回路
US5132609A (en) Circuit for measuring the level of an electrical signal and including offset correction means, and application thereof to amplifiers having automatic gain control
US4611136A (en) Signal delay generating circuit
US2902674A (en) Transistor memory circuit
US11041765B2 (en) Temperature sensor and modulation circuit for voltage to duty-cycle conversion of the same
SU881867A1 (ru) Аналоговое запоминающее устройство
US4081696A (en) Current squaring circuit
US4694208A (en) Current-impulse converter circuit with variable time constant
US3161858A (en) Electrical storage circuit
US3771021A (en) Overcurrent foldback circuit
CN212007570U (zh) 温度传感器及集成电路
US3448372A (en) Apparatus for reducing the switching time of a dual voltage power supply
US3528022A (en) Temperature compensating networks
US3952248A (en) D.C. voltage ratio measuring circuit
US3467908A (en) Input current compensation with temperature for differential transistor amplifier
GB1123485A (en) Superregenerative null detector
US3694763A (en) Differential current sense amplifier
RU2006063C1 (ru) Низковольтный источник эталонного напряжения
SU736173A1 (ru) Аналоговое запоминающее устройство
SU748505A1 (ru) Усилитель считывани
JPH0830574B2 (ja) 燃焼制御装置