SU879797A2 - Noise suppressing device - Google Patents

Noise suppressing device Download PDF

Info

Publication number
SU879797A2
SU879797A2 SU792768485A SU2768485A SU879797A2 SU 879797 A2 SU879797 A2 SU 879797A2 SU 792768485 A SU792768485 A SU 792768485A SU 2768485 A SU2768485 A SU 2768485A SU 879797 A2 SU879797 A2 SU 879797A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
switch
time
adder
Prior art date
Application number
SU792768485A
Other languages
Russian (ru)
Inventor
Игорь Михайлович Соколов
Original Assignee
Предприятие П/Я А-7162
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7162 filed Critical Предприятие П/Я А-7162
Priority to SU792768485A priority Critical patent/SU879797A2/en
Application granted granted Critical
Publication of SU879797A2 publication Critical patent/SU879797A2/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

(54) УСТРОЙСТВО ЗАЩИТЫ ОТ. ПОМЕХ(54) DEVICE OF PROTECTION FROM. HITTER

II

Изобретение отиоситс  к радиотехнике и может быть использовано в радиотехнических устройствах различного назначени  при обработке и выделении импульсных сигиалов из шумов и помех на экране электронно-лучевой трубки.По осиовиому авт. св. № 68QI88 известно устройство защиты от помех, содержащее последовательно соединенные преобразователь , код-напр жение и блок сравнени , а блок управлени  и квантова- ю тель во времени, между выходом квантовате .Л1Я во времени, подключенного к выходу блока сравнени , и входом преобразовател  код-напр жение включеиы последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй 15 коммутатор, а между выходом блока управлени  и адресным входом оперативного за поминающего блока включены последовательно соединеиные делители частоты и формирователь адреса, причем входы управлени  преобразовател  код-напр жение, вто- w ; рого коммутатора, сумматора и формировател  адриаса подключены к соответствую-щим выходам блока управлени , при этойThe invention is adapted to radio engineering and can be used in radio engineering devices for various purposes in processing and extracting impulse signals from noise and noise on the screen of a cathode ray tube. Along the axis, author. St. No. 68QI88, an anti-interference device is known, comprising a serially connected converter, a code-voltage and a comparison unit, and a control unit and a quantizer in time between the output of the quantized L1I in time connected to the output of the comparison unit and the input of the converter -voltage includes serially connected first switch, adder, random access memory unit and second switch 15, and between the output of the control unit and the address input of the operative remembering unit are connected in series non-frequency dividers and an address driver, with the control inputs of the code-voltage converter, auto- w; switch, adder and driver Adrias are connected to the corresponding outputs of the control unit, with this

входом «Внещниеконтакты  вл ютс  вто рые входы обоих коммутаторов и установочт ный вход делител  частоты, второй вЫхоД которого соединен со входом считывани  оперативного запоминающего блока, а первый с управл ющим входом первого коммутатора , причем второй вход сумматора соединен с выходом второго коммутатора, ttj ;the External Outputs input is the second inputs of both switches and the setup input of a frequency divider, the second inlet of which is connected to the read input of the operational storage unit and the first to the control input of the first switch, the second input of the adder is connected to the output of the second switch, ttj;

Однако в известном устройстве при наличии полезного сигиала в развертываемом участке резко увеличиваетс  количество импульсов , вырабатываемых на выходе устройства зашиты от помех, по сравиению с количеством импульсов, соответствующих допустимому значеиик) ложиых тревог, что приводит к повышеиию порога и в коиечном счете К ухудшению помехозащищенности ,However, in the known device, in the presence of a usable sigial, the number of pulses produced at the output of the device is protected from interference, in comparison with the number of pulses corresponding to the permissible value of horizontal alarms, which leads to an increase in the threshold and in the final count.

Цель изобретени  - повышение помехозащищенности .The purpose of the invention is to improve the noise immunity.

Дл  этого в устройстве защиты от помех, содержащем последовательио соединеиные преобразователь код-напр жение и блок сравнеии , а также блок управлени  и квантователь во времени, между выходом кваН| товател  во времени, подключенийго к выг ходу блока сравиеии , и входом преобразо вател  код-напр жение включены последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй коммутатор, а между выходом блока управлени  и адресным входом оперативного запоминающего блока включены последовательно соединенные делитель частоты и формирователь адреса, причем входы управлени  преобразователи код-напр жение , второго коммутатора, сумматора и формировател  адреса подключены к соответствующим выходам блока управлени , при этом входом «Внещние константы  вл ютс  вт;орые входы обоих коммутаторов и установочный вход делител  частоты, второй выход которого соединен со входом считывани  оперативного запоминающего блока , а первый - с управл ющим входом перврго коммутатора, причем второй вход сумматора соединен с выходом второго коммутатора , квантователь во времени подключен к выходу блока сравнени  через последовательно соединенные селектор по длительности .и элемент НЕ и элемент И, другой вход которого соединен с соответствующим выходом блока управлени , между выходом блока сравнени  и другим входом квантовател  во времени включен элемент задержки, другие входы элемента задержки и селектор по длительности соединены с входом «Внешние константы. На чертеже изображена структурна  электрическа  схема предложенного устройства . Устройство дл  защиты от помех содержит преобразователь 1 код-напр жение, блок 2 сравнени , блок 3 управлени , квантователь 4 во времени, первый коммутатор 5, оперативный запоминающий блок б, второй коммутатор 7, делитель 8 частоты, формирователь 9 адреса, сумматор 10, селектор 11 по длительности, элемент НЕ 12, элемент И 13 и элемент 14 задержки. Устройство работает следующим образом. Перед началом работы через вход «Внешние константы ввод тс : заданный порог .блока 2 сравнени  (только дл  первой строки развертываемого изображени , а затем в него вводитс  вычислительный порог оперативного запоминающего блока 6), через второй коммутатор 7 и преобразователь 1 заданный коэфф1 циент делени  делител  8 частоть дл  всего кадра (определ ющий длину участков, на которые разбиваютс  все строки телевизионной развертки). и константа ложных тревог в сумматор 10 через первый коммутатор 5, а также параметры (apejHH реакции селектора И, длительность селектируемых импульсов, частота повторени  импульсов, скважность импульсов и т. д. необходимые дл  управлени  работой селектора П по длительности и элемента 14. При этом вреМ  задержки прохождени  импульсов в элементе 14 должно быть равно временн реакции селектора П по длительности , который на промежуток времени, равный .длительности селектируемого импульса, отключает квантователь 4 во времени и тем самым исключает вли ние селектируемого (полезного) импульса на процесс вычислеим  порога в сумматоре 10. Процесс вычислени  порога дл  любого П-участка любой К-строки состоит в следующем . При подаче импульса «Начало кадра или «Начало строки блок 3 управлени  вырабатыв .ает серию импульсов, необходимую дл  развертки каждой из строк развертываемого кадра. После прохождени  каждой (п-1) «пачки импульсов с выхода блока 3 управлени  (на «пачки импульсов условно разбиваетс  непрерывна  сери  импульсов, что облегчает описани  работы устройства) на выходе делител  8 частоты формируетс  импульс, обеспечивающий перезапись вычисленного порога дл  (п-1) участка К-строки из сумматора 10 в оперативный запоминающий блок 6 по (п-1) адресу, сформированному в формирователе 9 адреса (при этом вычисленное значение порога (дл  (п-1) участка К-строки в дальнейшем будет использовано только при развертке (л-1) участка (К-Ь1)строки). Затем делитель 8 частоты устанавливаетс  в исходное состо ние , формиру  при этом следующий п-адрес в формирователе 9 адреса, по которому из оперативного запоминающего блока б/ выбираетс  порог, вычисленный на п-участке (К,- 1) строки, который поступает на вход блока 2 через второй коммутатор 7 и преобразователь 1. Это обеспечивает формирование на выходе селектора 11 дл  п-участка К-строки количество ложных тревог, соответствующее заданому значению с незначительным отклонением от его номинального значени . Одновременно с этим в сумматоре 10 устанавливаетс  режим работы- вычитание путем подачи соответствующего управл ющего сигнала- из блока управлени  3. При этом на одни входы сумматора 10 подаетс  код порога, вычисленный на п-участке (К-1) строки с выхода второго коммутатора 7, а на другие входы - код допустимого количества ложных тревог с вь1хода «внешние константы через первый коммутатор 5, который вычитаетс  из кода порЪга, вычисленного на п-участке (К-I) строки, а затем результат запоминаетс  в сумматоре 10. Далее, при поступлении следующей п-«пачки импульсов на входы кван- , товател  4 во времени и делител  8 частоты в сумматоре 10 устанавливаетс  режим работы - сложение путем подачи соответствующего управл ющего сигнала из блока 3. При этом выход квантовател  4 во времени подключаетс  через первый коммутатор 5 ко входу сумматора 10 путем подачи соответствующего управл ющего сигнала с выхода делител  8 частоты с отключением его на врем  существовани  селектируемого импульса, что исключает вли For this purpose, in the anti-interference device, which contains a series of code-voltage transducer and a comparator unit, as well as a control unit and a time quantizer, between the output of kwH | The user in time, connected to the output of the control unit, and the input of the code-voltage converter, connect the serially connected first switch, adder, random access memory and second switch, and serially connected frequency divider between the output of the control unit and the address input of the random access memory. and an address driver, where the control inputs of the code-voltage converters of the second switch, the adder and the address driver are connected to the corresponding outputs of the In this case, the input "External constants are volts; the second inputs of both switches and the installation input of a frequency divider, the second output of which is connected to the read input of the operational storage unit, and the first - with the control input of the first switch, and the second input of the adder is connected to the output of the second switch, the quantizer in time is connected to the output of the comparison unit through a serially connected selector for duration. and the element is NOT and the element is AND, the other input of which is connected to the corresponding output ohm control unit, between the output of the comparison unit and the other input of the time quantizer included in the delay element, the other inputs of the delay element and the selector duration connected to the input "External constant. The drawing shows a structural electrical circuit of the proposed device. The anti-interference device comprises a code-voltage converter 1, a comparison unit 2, a control block 3, a quantizer 4 in time, a first switch 5, an operational storage unit b, a second switch 7, a frequency divider 8, an address driver 9, an adder 10, the selector 11 for duration, the element is NOT 12, the element And 13 and the element 14 delay. The device works as follows. Before starting operation, the input External constants are entered: a predetermined threshold. Of block 2 comparison (only for the first line of the image to be expanded, and then a computational threshold of an operational storage unit 6 is entered into it), through the second switch 7 and the converter 1, the specified divider split ratio 8 is the frequency for the entire frame (determining the length of the sections into which all the lines of the television scan are divided). and the constant of false alarms in the adder 10 through the first switch 5, as well as the parameters (apejHH reaction of selector I, duration of selectable pulses, pulse repetition rate, pulse duration, etc., necessary to control the operation of selector P in duration and element 14. At that the time delay of the passage of pulses in element 14 must be equal to the time response of the selector P in duration, which for a period of time equal to the duration of the selectable pulse turns off the quantizer 4 in time and thereby excludes the selection of the selectable (useful) pulse per process calculates the threshold in the adder 10. The process of calculating the threshold for any P-section of any K-line is as follows: When the pulse starts, the frame or the start of the line, the control unit 3 generates a series of pulses, necessary for scanning each of the lines of the frame to be expanded. After passing each (p-1) burst of pulses from the output of control unit 3 (a burst of pulses is conventionally broken up into a burst of pulses, which facilitates the description of the operation of the device) at the divider output 8, a pulse is generated that rewrites the calculated threshold for (n-1) the K-line section from adder 10 to the operational storage unit 6 at (n-1) address formed in the address generator 9 (the calculated threshold value (for -1) of the K-line section will be used in the future only when scanning (l-1) of the section (K-b1) of the line). Then the frequency divider 8 is set to the initial state, thereby forming the next p-address in the address shaper 9, at which the threshold calculated on the p-segment (K, -1) of the line that enters the input is selected from the on-line memory block b /. block 2 through the second switch 7 and converter 1. This ensures that the output of the selector 11 for the n-section of the K-line forms a number of false alarms corresponding to the set value with a slight deviation from its nominal value. Simultaneously, the operation mode-subtraction is set in the adder 10 by supplying the appropriate control signal from the control unit 3. At this, the threshold code calculated on the p-section (K-1) of the line from the output of the second switch 7 is fed to one input of the adder 10 and to other inputs - the code of the permissible number of false alarms from the input "external constants through the first switch 5, which is subtracted from the plo code calculated on the n-section (K-I) of the line, and then the result is stored in the adder 10. Next, the receipt of the next p- "p The pulses to the inputs of the quan- tumor 4 in time and the frequency divider 8 in the adder 10 establish an operation mode — addition by supplying the appropriate control signal from block 3. At the same time, the output of the quantizer 4 is connected in time through the first switch 5 to the input of the adder 10 supplying the corresponding control signal from the output of the frequency divider 8 with its disconnection at the time of the existence of a selectable pulse, which eliminates the influence

Claims (1)

Формула изобретенияClaim Устройство защиты от помех по авг. св. № 680188, отличающееся тем, что, с целью повышения помехозащищенности, квантователь во времени подключен к выходу блока, сравнения через последовательно соединенные селектор по длительности, элемент НЕ и элемент. И, другой вход которого соединен с соответствующим выходом блока управления, между выходом блока сравнения и другим входом квантователя во времени включен элемент задержки, другие йходы элемента задержки и селектора по длительности соединены с входом «Внешние константы».Anti-jamming device on Aug. St. No. 680188, characterized in that, in order to increase the noise immunity, the quantizer is connected in time to the output of the block, compared through a series-connected selector in duration, the element and the element. And, the other input of which is connected to the corresponding output of the control unit, between the output of the comparison unit and the other input of the quantizer, a delay element is switched on in time, the other inputs of the delay element and the selector are connected to the “External constants” input.
SU792768485A 1979-05-23 1979-05-23 Noise suppressing device SU879797A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792768485A SU879797A2 (en) 1979-05-23 1979-05-23 Noise suppressing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792768485A SU879797A2 (en) 1979-05-23 1979-05-23 Noise suppressing device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU680188 Addition

Publications (1)

Publication Number Publication Date
SU879797A2 true SU879797A2 (en) 1981-11-07

Family

ID=20828668

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792768485A SU879797A2 (en) 1979-05-23 1979-05-23 Noise suppressing device

Country Status (1)

Country Link
SU (1) SU879797A2 (en)

Similar Documents

Publication Publication Date Title
SU879797A2 (en) Noise suppressing device
US4151472A (en) Selective calling circuit employing controlled power supply therefor
US4186345A (en) Remote control system
SU879798A2 (en) Noise suppressing device
SU1552391A1 (en) Reference voltage shapaer for demodulator of phase-manipulated signals
SU756660A1 (en) Device for receiving information with noise suppression
SU815971A1 (en) Voice signal receiver
SU1168997A1 (en) Supervisory indication device
SU942108A2 (en) Control signal receiving device
SU1167556A1 (en) Device for processing signals
SU721924A1 (en) Arrangement for selecting radio pulse trains
SU801266A1 (en) Correlation receiver
SU1555837A1 (en) Device for protection from rattling
SU1148089A2 (en) Device for measuring physical quantities with change continuously
SU725238A1 (en) Pulse repetition frequency divider with fractional division coefficient
SU860328A1 (en) Device for detecting pulse signal
SU640627A1 (en) Coding device
SU970673A1 (en) Discriminator of pulse trains by pulse repetition frequency
SU1275790A1 (en) Signalling device
SU500591A1 (en) Signal detection device
JPH0233214B2 (en) HANSOSHINGONONOIZUBUNRIHOHO
SU577661A1 (en) Device for determining time position of periodic signal basic peak
SU957429A1 (en) Code to time interval converter
SU617850A1 (en) Device for asynchronous receiving of pulse signals
SU508917A1 (en) Time-amplitude converter