SU873446A1 - Устройство дл измерени отношени сигнал/помеха - Google Patents
Устройство дл измерени отношени сигнал/помеха Download PDFInfo
- Publication number
- SU873446A1 SU873446A1 SU782686897A SU2686897A SU873446A1 SU 873446 A1 SU873446 A1 SU 873446A1 SU 782686897 A SU782686897 A SU 782686897A SU 2686897 A SU2686897 A SU 2686897A SU 873446 A1 SU873446 A1 SU 873446A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- input
- output
- parcel
- elementary
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ СИГНАЛ/ПОМЕХА
I
Изобретение относитс к электросв зи и может использоватьс дл измерени отношени сигнал/помеха в каналах частотного радиотелеграфировани .
Известно устройство дл измерени отношени сигнал/помеха при передаче дискретной информации, содержащее последовательно соединенные задающий генератор, блок интегрировани , другой вход которого соединен с входом устройства,, и счетчик заполн ющих импульсов, а также вычислительный блок, выход которого подключен ко входу индикатора 1 .
Однако известное устройство не позвол ет оценить качество элементарной посылки и имеет низкую точность измерени .
Цель изобретени - повышение точности измерени и получение оценки качества каждой элементарной посылки.
Цель достигаетс тем, что в устройство дл измерени отношени сигнал/помеха при передаче дискретной информации, содержащее последовательно соединенные задающий генератор, блок интегрировани , другой вход которого соединен с входом устройства, и счетчик заполн ющих импульсов, а также вычислительный блок, выход которого подключей ко входу индикатора, введены накопитель действующей помехи, управл ющий вход которого соединен с выходом счетчика заполн ющих импульсов, а сигнальный вход соединен с вторым выходом блока интегрировани , и блок определени пол рности посылки, счетный вход которого соединен с выходом счетчика заполн ющих импульсов, а сигнальный вход соединен с третьим выходом блока интегрировани , при этом выходы накопител действующей помехи и блока определени пол рности посылки подключе10 ны к входам вычислительного блока.
Кроме того, блок интегрировани выполнен в виде дискретного интегратора.
На чертеже приведена структурна электрическа схема предложенного устройства.
Claims (2)
- Устройство содержит задающий генераts тор 1, блок 2 интегрировани , счетчик 3 заполн ющих импульсов, накопитель 4 действующий помехи, блок 5 определени пол рности посылки, вычислительный блок 6, индикатор 7. Кроме того, блок 2 интегрировани содержит реверсивный счетчик 8, эле30 менты 9 и 10 совпадени , инвертор 11, селектор 12 верхнего порогового уровн , селектор 13 нижнего порогового уровн , инверторы 14 и 15, элементы 16 и 17 запрета, триггер 18, а блок 5 определени пол рности посылки содержит регистр 19, сумматор 20 по модулю два, инвертор 21 и ключи 22 и 23 разнопол рности и однопол рности посылок. Устройство дл измерени отношени сигнал/помеха работает следующим образом. Искаженные помехой элементарные посылки поступают непосредственно на элемент 9 совпадени суммирующего входа реверсивного счетчика 8, а также через инвертор 11 на элемент 10 совпадени вычитающего входа реверсивного счетчика 8, в зависимости от пол рности сигнала на информационном входе блока 2. Одновременно на эти элементы 9 и 10 совпадени с задающего генератора 1 поступают импульсы, заполн ющие элементарную посылку, период следовани которых t в п раз меньше длительности элементарной посылки Т. С выходов элементов 9 и 10 совпадени заполн ющие импульсы поступают через элемент 16 запрета суммирующего или элемент 17 запрета вычитающего входов реверсивного счетчика 8, который вл етс идеальным интегратором . При поступлении сигнала положительной пол рности состо ние реверсивного счетчика 8 увеличиваетс и достигает значени верхнего порогового уровн , который фиксируетс селектором 12 верхнего порогового уровн , сигнал с выхода которого , действу на один из входов триггера 18 формировани информации, формирует элементарную посылку единичного уровн на выходе триггера и одновременно, действу через инвертор 14 на элемент 16 запрета, запрещает поступление заполн ющих импульсов на суммирующий вход реверсивного счетчика 8. При поступлении сигнала отрицательной пол рности состо ние реверсивного счетчика 8 уменьщаетс и достигает значени нижнего порогового уровн , который фиксируетс селектором 13 нижнего порогового уровн сигнал с выхода которого, действу на второй вход триггера 18, формирует элементарную посылку нулевого уровн на выходе триггера и, действу одновременно через инвертор 15 на элемент 17 запрета, запрещает поступление заполн ющих импульсов на вычитающий вход реверсивного счетчика 8. При этом величина порогового значени Y, выраженна через число заполн ющих импульсов п, беретс . Восстановленные элементарные посылки с выхода триггера 18 поступают на блок 5 определени пол рности посылок, где происходит запись вновь сформированной информации в двухразр дный регистр 19 при наличии сигнала на выходе счетчика заполн ющих импульсаь, сформированного из заполн ющих импульсов, поступающих на его входы с элементов 9 и 10 совпадени . Разр ды регистра соединены со входами сумматора 20 по модулю два, где происходит сравнение сформированной элементарной посылки с предыдущей. Если посылки разнопол рны , то на выходе сумматора 20 по мо-. дулю два сигнал равен «1 и, действу через ключ 22 разнопол рности посылок при наличии на втором его входе сигнала со счетчика 3 заполн ющих импульсов на вычислительный блок 6, разрешает производить вычисление действующей помехи с учетом времени , равного 0,5 длительности элементарной посылки. Если посылки однопол рны, то на выходе сумматора 20 по модулю два сигнал равен «О и, действу через инвертор 21 на ключ 23 однопол рности посылок при наличии на втором его входе сигнала со счетчика 3 заполн ющих импульсов на вычислительный блок 6, разрешает производить вычисление действующей помехи без учета, времени, равного 0,5 длительности элементарной посылки. Результат действующей помехи накапливаетс в накопителе 4 действующей помехи, на входы которого поступают импульсы со входов реверсивного счетчика 8, а с выхода при наличии на его управл ющем входе сигнала с выхода счетчика 3 заполн ющих импульсов снимаетс результат действи помехи, выраженный через число заполн ющих импульсов и поступает на информационный вход вычислительного блок 6 и при поступлении на управл ющий вход сигнала с блока 5 определени пол рности посылок происходит вычисление отношени сигнал/помеха, а также оценка качества каждой элементарной посылки как отнощение общего числа заполн ющих посылку импульсов X, необходимого дл фиксации блоком 2 элементарной посылки к числу X (величина помехи, выраженна также через число заполн ющих импульсов) h 4 -J±l. Полученный результат выводитс на индикатор 7 качества дискретной информации. В предложенном устройстве по сравнению с известным отношение сигнал/помеха измер етс при поступлении каждой элементарной посылки, а не при смене пол рности элементарных посылок, что позвол ет повысить точность измерени отношени сигнал/помеха , котора зависит от числа импульсов , заполн ющих элементарную посылку , а также позвол ет дать качественную оценку каждой элементарной посылки вне зависимости от того имеет ли она чединичное или «нулевое значение. Предложенное устройство измерени отношени сигнал/помеха может быть использовано при оценке качества дискретных каналов, а также при оценке достоверности принимаемой информации . Формула изобретени 1. Устройство дл измерени отнощени сигнал/помехэ при передаче дискретной информации , содержащее последовательно соединенные задающий генератор, блок интегрировани , другой вход которого соединен с входом устройства, и счетчик заполн ющих импульсов, а также вычислительный блок, выход которого подключен ко входу индикатора, отличающеес тем, что, с целью повышени точности измерени и получени оценки качества каждой элементарной посылкн , введены накопитель действующей помехи , управл ющий вход которого соединен с выходом счетчика заполн ющих импульсов,а сигнальный вход соединен с вторым выходом блока интегрировани , и блок определени пол рности посылки, счетный вхоД ко(/ск1 тны1Гмнтег1 лтаР 2.торого соединен с выходом счетчика заполн ющих импульсов, а сигнальный вход соединен с третьим выходом блока интегрировани , при этом выходь накопител действующей помехи и блока определени пол рности посылки подключены к входам вычислительного блока. .
- 2. Устройство по п. 1, отличающеес тем, что блок интегрировани выполнен в виде дискретного интегратора.Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 557496, кл. Н 04 L 11/08, 1974 (прототип ).«1К.ИН9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782686897A SU873446A1 (ru) | 1978-11-20 | 1978-11-20 | Устройство дл измерени отношени сигнал/помеха |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782686897A SU873446A1 (ru) | 1978-11-20 | 1978-11-20 | Устройство дл измерени отношени сигнал/помеха |
Publications (1)
Publication Number | Publication Date |
---|---|
SU873446A1 true SU873446A1 (ru) | 1981-10-15 |
Family
ID=20794525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782686897A SU873446A1 (ru) | 1978-11-20 | 1978-11-20 | Устройство дл измерени отношени сигнал/помеха |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU873446A1 (ru) |
-
1978
- 1978-11-20 SU SU782686897A patent/SU873446A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1587246A (en) | Method of and a system for controlling the brakes of a vehicle so as to reduce the tendency of the wheels to skid when braked | |
SU873446A1 (ru) | Устройство дл измерени отношени сигнал/помеха | |
SU1263226A1 (ru) | Устройство дл психофизиологических исследований | |
SU1481673A1 (ru) | Способ определени координат источника акустической эмиссии и устройство дл его осуществлени | |
SU661385A1 (ru) | Измеритель интервалов между серединами импульсов | |
SU568904A1 (ru) | Цифровой частотомер | |
SU414543A1 (ru) | ||
SU622091A1 (ru) | Устройство дл анализа случайных процессов | |
SU1087910A2 (ru) | Измеритель девиации частоты частотно-модулированного сигнала | |
SU451091A1 (ru) | Устройство дл определени среднего квадратического отклонени случайных шумов | |
RU1780041C (ru) | Фазометр | |
SU1078643A1 (ru) | Устройство дл измерени остаточного затухани канала св зи | |
JPS6341003B2 (ru) | ||
SU493929A1 (ru) | Устройство дл измерени параметров в каналах передачи данных | |
SU1586953A1 (ru) | Система определени метацентрической высоты судна | |
SU576547A1 (ru) | Цифровой фазометр | |
SU922876A1 (ru) | Устройство для контроля блоков памяти 1 | |
SU1310866A2 (ru) | Устройство дл анализа результатов измерений | |
SU559218A1 (ru) | Селективеый измеритель интевалов времени | |
SU676972A1 (ru) | Цифровой измеритель периода гармонического сигнала | |
JPS631247Y2 (ru) | ||
SU746548A1 (ru) | Рекуррентный вычислитель оценки математического ожидани | |
SU658751A1 (ru) | Устройство дл автоматического определени канала с минимальным уровнем напр жени | |
SU989491A1 (ru) | Цифровой след щий фазометр | |
SU1100159A1 (ru) | Устройство дл индикации скольжени колесной пары |