SU871323A1 - Pulse chain amplitude average value deviation compensator - Google Patents

Pulse chain amplitude average value deviation compensator Download PDF

Info

Publication number
SU871323A1
SU871323A1 SU792829595A SU2829595A SU871323A1 SU 871323 A1 SU871323 A1 SU 871323A1 SU 792829595 A SU792829595 A SU 792829595A SU 2829595 A SU2829595 A SU 2829595A SU 871323 A1 SU871323 A1 SU 871323A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
inputs
duration
Prior art date
Application number
SU792829595A
Other languages
Russian (ru)
Inventor
Николай Викторович Курбатов
Орест Остапович Ватаманюк
Владимир Геннадьевич Жилочкин
Георгий Иванович Рожок
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU792829595A priority Critical patent/SU871323A1/en
Application granted granted Critical
Publication of SU871323A1 publication Critical patent/SU871323A1/en

Links

Description

Изобретение относится к радиоприемной технике.The invention relates to radio technology.

Известен компенсатор отклонения амплитуды в импульсной последовательности, содержащий преобразователь аналогцифра, пиковый детектор, синхронизатор, 5 запоминающее устройство, блок стробирования, счетчик, преобразователь цифрааналог [1^.Known compensator for amplitude deviation in a pulsed sequence containing an analog-digit converter, a peak detector, a synchronizer, 5 a storage device, a gating unit, a counter, a digital-analog converter [1 ^.

Недостатком данного устройства является его сложность.The disadvantage of this device is its complexity.

Наиболее близким по технической сушности к предлагаемому является компенсатор, содержащий операционный усилитель, один вход которого соединен с входной шиной, второй вход подключен к выходу сумматора, один вход которого через резистор соединен с выходом операционного усилителя, а другие входы соединены с ним через пиковые детекторы [2J. 2Q The closest technical dryness to the proposed one is a compensator containing an operational amplifier, one input of which is connected to the input bus, the second input is connected to the output of the adder, one input of which is connected through a resistor to the output of the operational amplifier, and the other inputs are connected to it through peak detectors [ 2J. 2Q

Данный компенсатор не обеспечивает достаточной точности.This compensator does not provide sufficient accuracy.

Целью изобретения является повышение точности.The aim of the invention is to increase accuracy.

Поставленная цель достигается тем, что в компенсатор, содержащий операци—' онный усилитель, один вход которого соединен с входной шиной, второй вход подключен к выходу сумматора, один вход которого соединен через резистор' с выходом операционного усилителя, а два других входа подключены к выходам двух пиковых детекторов, входы которых соединены между собой, введены дополнительный резистор, ключ, элемент ИЛИ, два пороговых элемента и два селектора импульсов по длительности, выходы которых подключены к входам элемента ИЛИ, а входы каждого из селекторов импульсов по длительности соединены соответственно с одним из двух выходов каждого порогового элемента, входы которых подключены к выходу операционного усилителя, причем вход ключа соединен с выходом элемента ИЛИ, а выход ключа соединен непосредственно с ' входами пиковых детекторов и через дополнительный резистор - с выходом операционного усилителя.This goal is achieved by the fact that in the compensator containing the operational amplifier, one input of which is connected to the input bus, the second input is connected to the output of the adder, one input of which is connected through the resistor to the output of the operational amplifier, and two other inputs are connected to the outputs two peak detectors, the inputs of which are interconnected, introduced an additional resistor, key, OR element, two threshold elements and two pulse selectors in duration, the outputs of which are connected to the inputs of the OR element, and the inputs of each and of pulse selectors in duration are connected respectively to one of the two outputs of each threshold element, the inputs of which are connected to the output of the operational amplifier, the input of the key being connected to the output of the OR element, and the output of the key connected directly to the inputs of the peak detectors and through an additional resistor to the output operational amplifier.

Структурная электрическая схема предлагаемого компенсатора приведена на чертеже.Structural electrical diagram of the proposed compensator is shown in the drawing.

Компенсатор содержит входную шину 1, сумматор 2, пиковые детекторы 3,4, 5 операционный усилитель 5, резисторы 6, 7, ключ 8, пороговые элементы 9, 10, элемент ИЛИ 11, селекторы импульсов по длительности 12, 13. Выходной сигнал снимается с выхода 14. ЮThe compensator contains an input bus 1, an adder 2, peak detectors 3,4, 5, an operational amplifier 5, resistors 6, 7, a key 8, threshold elements 9, 10, an OR element 11, pulse selectors for a duration of 12, 13. The output signal is taken from exit 14. Yu

Принцип работы компенсатора заключается в следующем.The principle of operation of the compensator is as follows.

Чередующиеся положительные и отрицательные импульсы заряжают пиковые детекторы через резистор 7, величина ко- 15 торого выбирается исходя из требований обеспечения нужной величины постоянной времени заряда пиковых детекторов и независимости выходного напряжения операционного усилителя от состояния юто- 20 ча 8. При смещении среднего значения импульсной серии относительно нулевого значения пиковые детекторы 3 и 4 заряжаются до разных уровней напряжений, на выходе сумматора 2 появится напряже— 25 ние рассогласования, которое, воздействуя на инвертирующий вход операционного усилителя 5, компенсирует нежелательное смещение среднего значения им— пулвсной серии. 30 The alternating positive and negative peak detectors charge pulses through the resistor 7, the value of Ko torogo 15 selected based on the requirements of providing the desired quantity of charge time constant of the peak detector and the independence of the operational amplifier output voltage from the state yuto- 20 ca 8. By moving average value of pulse series of relatively zero detectors peak detectors 3 and 4 are charged to different voltage levels; at the output of adder 2, a mismatch voltage of 25 appears, which, acting on and the inverting input of the operational amplifier 5 compensates for the unwanted shift of the average value of the pulsed series. thirty

В исходном состоянии ключ 8 {Разомкнут, селекторы 12 и 13 обнулены. Положительный импульс, поступающий на вход компенсатора, усиливается операционным усилителем 5, импульсг с выхода операционного усилителя поступает на 35 бход порогового элемента 9 положитель ных импульсов, вызывая его срабатывание. Импульс с выхода порогового эле- ’ мента положительных импульсов 9 поступает на обнуляющий вход селектора 13 дли- 40 тельности отрицательных импульсов и на сигнальный вход селектора 12 длительности положительных импульсов, который работает таким образом, что если сигнал на его входе короче некоторой длительное-45 ти Z) то селектор его не пропускает, а если длиннее Г то через время Z после поступления на вход селектора импульса на его выходе формируется положительный перепад напряжения, который поступа— 50 ет на элемент ИЛИ 11, вызывая его срабатывание. Выходной перепад напряжения элемента ИЛИ 11 вызывает замыкание ключа 8, и напряжение на входах пиковых детекторов 3 и 4 становится равным нулю. Таким образом, положительный импульс на входе пиковых детекторов не может превышать по длительности величины 'и, которая выбирается несколько больше минимальной длительности входного импульса компенсатора положительной или отрицательной полярности.In the initial state, key 8 {Open, selectors 12 and 13 are reset. The positive pulse arriving at the input of the compensator is amplified by the operational amplifier 5, the pulse r from the output of the operational amplifier enters the 35th gate of the threshold element 9 of positive pulses, causing it to operate. The pulse output from the threshold element 'ment positive pulses 9 is supplied to the input selector 13 nulled length telnosti negative pulses 40 and to the signal input of the selector 12, the positive pulse duration, which works in such a way that if the signal at its input a short 45 minute dlitelnoe- Z) then the selector does not let it through, and if it’s longer than то then after time Z after the pulse selector is input to the input, a positive voltage drop is formed at its output, which arrives at 50 OR on element 11, causing it to work Waning. The output voltage drop of the element OR 11 causes a short circuit of the key 8, and the voltage at the inputs of the peak detectors 3 and 4 becomes equal to zero. Thus, the positive pulse at the input of the peak detectors cannot exceed the duration of и and, which is selected slightly more than the minimum duration of the input pulse of the compensator of positive or negative polarity.

Следующий за положительным импульсом отрицательный импульс вызывает срабатывание порогового элемента 10 отрицательных импульсов, сигнал с выхода которого поступает на вход селектора 13 длительности отрицательных импульсов и обнуляет селектор 12 длительности положительных импульсов. Потенциал на выходе элемента ИЛИ 11 становится равным нулю, ключ 8 размыкается и на входе пиковых детекторов 3 и 4 появляется отрицательный импульс.Following the positive pulse, the negative pulse triggers the threshold element 10 of negative pulses, the output signal of which is input to the selector 13 of the duration of negative pulses and resets the selector 12 of the duration of positive pulses. The potential at the output of the OR 11 element becomes zero, the key 8 opens and a negative pulse appears at the input of the peak detectors 3 and 4.

Селектор 13 длительности отрицательных импульсов работает аналогично селектору 12 длительности положительных импульсов. Если отрицательный сигнал на входе селектора 12 короче Z} то селектор его не пропускает, а если длиннее Z, то через время Z после поступления на вход селектора импульса на его выходе формируется положительный перепад напряжения, который поступает на элемент ИЛИ 11, вызывая его срабатывание. Выходной перепад напряжения элемента ИЛИ 11 вызывает замыкание ключа,8, и на— пряжение на входах пиковых детекторов 3 и 4 становится равным нулю. При по. ступлении следующего положительного импульса схема работает аналогично. Таким образом, длительность отрицательного импульса на входах пиковых детекторов,как и положительного импульса, не может превышать величины Z.The selector 13 of the duration of the negative pulses works similarly to the selector 12 of the duration of the positive pulses. If the negative signal at the input of the selector 12 is shorter than Z }, then the selector does not let it through, and if it is longer than Z, then after a pulse arrives at the input of the pulse selector, a positive voltage drop is formed at its output, which goes to the OR element 11, causing it to operate. The output voltage drop of the element OR 11 causes a short circuit of the key, 8, and the voltage at the inputs of the peak detectors 3 and 4 becomes equal to zero. When on. When the next positive impulse occurs, the circuit works similarly. Thus, the duration of the negative pulse at the inputs of the peak detectors, as well as the positive pulse, cannot exceed the value of Z.

Claims (2)

(54) КОМПЕНСАТОР ОТКЛОНЕНИЯ СРЕДНЕГО ЗНАЧЕНИЯ АМПЛИТУДЫ ИМПУЛЬСНОЙ СЕРИИ Изобретение относитс  к радиоприемнсЛ технике. Известен компенсатор отклонени  амплитуды в импульсной последовательности , содержащий преобразователь аналогцифра , пиковый детектор, синхронизатор, запоминающее устройство, блок стробировани , счетчик, преобразователь цифрааналог l}Недостатком данного устройства  вл етс  его сложность. Наиболее близким по технической сущности к предлагаемому  вл етс  компенсатор , содержащий операционный усилитель , один вход которого соединен с вход ной шиной, второй вход подключен к выхо ду сумматора, один вход которого через резистор соединен с выходом операщюнного усилител , а другие входы соединены с ним через пиковые детекторы 2. Данный компенсатор не обеспечивает достаточн Л точности. Целью изобретени   вл етс  повышение точности. Поставленнй5а цель достигаетс  тем, что в компенсатор, содержащий операционный усилитель, один вход которого соединен с входной шиной, второй вход подключен к выходу сумматора, один вход которого соединен через резистор с выходом операционного усилител , а два других входа подключены к выходам двух пиковых детекторов, входы которых соединеиь между собой, введены дополнительный резистор , ключ, элемент ИЛИ, два пороговых элемента и два селектора импульсов по длительности, выходы которых подключены к входам элемента ИЛИ, а входы каждого из селекторов импульсов по длительности соединены соответственно с одним из двух выходов каждого порогового элемента, входы которых подключены к выходу операционного ускго1тел , причем вход ключа соединен с выходом элемента ИЛИ, а выход ключа соединен непосредсугвенно с входами пиковых детекторюв и через дополнительный резистор - с выходом операционного усилител . 3. Структурна  электрическа  схема пред лагаемого компенсатора приведена на чер теже. Компенсатор содержит входную шину 1, сумматор 2, пиковые детекторы 3, 4, операционный усилитель 5, резисторы 6, 7, ключ 8, пороговые элементы 9, 10, элемент ИЛИ 11, селекторы импульсов п длительности 12, 13. Выходной сигнал снимаетс  с выхода 14. Принцип работы компенсатора заключа етс  в следующем. f Чередующиес  положительные и отри- дательные импульсы зар жают пиковые детекторы через резистор 7, величина ко торого выбираетс  исход  из требований обеспечени  нужной величины посто нной времени зар да пиковых де екторов и независимости выходного напр жени  операционного усилител  от состо ни  ключа 8. При смещении среднего значени  импульсной серии относительно нулевого значени  пиковые детекторы 3 и 4 зар жаютс  до разных уровней напр жений, на выходе сумматора 2 по витс  напр же ние рассогласовани , которое, воздейству  на инвертирующий вход операционного усилител  5, компенсирует нежелательное смещение среднего значени  им- пулвсной серии. В исходном состо нии ключ 8 {йазомкнут , селекторы 12 и 13 обнулены. Положительный импульс, поступающий на вход компенсатора, усиливаетс  операционным усилителем 5, импульс с выхода операционного усилител  поступает на бход порогового элемента 9 положитель ных импульсов, вызыва  его срабатывание . Импульс с выхода порогового эле- мента положительных импульсов 9 поступает на обнул юЕщй вход селектора 13 длительности отрицательных импульсов и на сигнальный вход селектора 12 длительнос ти положительных импульсов, который работает таким образом, что если сигна на его входе короче некоторой длительное ти С, то селектор его не пропускает, а если длиннее f, то через врем  посл поступлени  на вход селектора импульса на его выходе формируетс  положительный перепад напр жени , который поступа ет на элемент ИЛИ 11, вызыва  его ера- Ьатывание. Выходной перепад напр жени  элемента ИЛИ 11 вызывает замыкание ключа 8, и напр жение на входах пиковых детекторов 3 и 4 становитс  равным ну- лю. Таким образом, положительный им-пульс на входе пиковых детекторов не мо жет превышать по длительности величины 3 и, котора  выбираетс  несколько больше минимальной длительности входного импульса компенсатора положительной или отрицательной пол рности. Следующий за положительным импульсом отрицательный импульс вызывает срабатывание порогового элемента 1О отриИ€ тельныХ импульсов, сигнал с выхода которого поступает на вход селектора 13 длительности отрицательных импульсов и обнул ет селектор 12 длительности положительных импульсов. Потенпиел на выходе элемента ИЛИ 11 становитс  равным нудао, ключ 8 размыкаетс  и на входе пиковых детекторов 3 и 4 по вл етс  от- рацательный импульс. Селектор 13 длительности отрицательных импульсов работает аналогично селектору 12 длительности положительных импульсов . Если отрицательный сигнал на входе селектора 12 короче i то селектор его не пропускает, а если длиннее 17, то через врем  С после поступлени  на вход селектори импульса на его выходе формируетс  положительный перепад напр жени , который пос1упает на элемент ИЛИ 11, вызыва  его срабатывание. Выходной перепад напр жени  элемента ИЛИ 11 вызывает замыкание ключа.8. и напр жение на входах пиковых детекторов 3 и 4 становитс  равным нулю. При поступлении следующего положительного импульса схема работает аналогично. Таким образом, длительность отрицательного импульса на входах пиковых детекторов,как и положительного импульса, не может превышать величины и. Формула изобретени  Компенсатор отклонени  среднего значени  амплитуды импульсной серки, содержащий операционный усилитель, один вход которого соединен с входной шиной, второй вход подключен к выходу сумматора , ОДИН вход которого через резистор соединен с выходом операционного усилител , а два других входа подключены соответственно к выходам двух пиковых детекторов ,, входы которых соединены мех& ду собой, отличающийс  тем, что, с целью повыщени  точности, в него введены дополнительный резистор, ключ, элемент ИЛИ, два пороговых элемента и два селектора импульсов по длительности, выходы которых подключены к входам элемента ИЛИ, а входы каждого нз селекторов импульсов по длительности соединены соответственно с одним из двух выхо-. дов каждого порогового элемента, входы которых подключены к выходу операционного усилител , причем вход ключа соединен с выходом элемента ИЛИ, а выходs ключа соединен непосредственно с входами пиковых детекторов и через допооши- тельный резистор - с выходсм операционного усилител . S71S 3 Источники информации,, прин5ггые во внимание при экспертизе 1.Патент США № 38О0236, кл. 328-162, отублик. 26.03.74. (54) COMPENSATOR OF ELIMINATING THE AVERAGE VALUE OF THE AMPLITUDE OF THE PULSE SERIES The invention relates to a radio receiving technique. The amplitude deviation compensator in the pulse sequence is known, which contains an analog digitizer converter, a peak detector, a synchronizer, a memory, a gating unit, a counter, and a digit converter analog l} The disadvantage of this device is its complexity. The closest in technical essence to the present invention is a compensator containing an operational amplifier, one input of which is connected to the input bus, the second input is connected to the output of the adder, one input of which through a resistor is connected to the output of a gateway amplifier, and the other inputs are connected to it through peak detectors 2. This compensator does not provide sufficient accuracy. The aim of the invention is to improve the accuracy. The goal is achieved by the fact that the compensator containing the operational amplifier, one input of which is connected to the input bus, the second input is connected to the output of the adder, one input of which is connected through a resistor to the output of the operational amplifier, and the other two inputs are connected to the outputs of two peak detectors, the inputs of which are interconnected, an additional resistor, a key, an OR element, two threshold elements and two pulse selectors are entered in duration, the outputs of which are connected to the inputs of the OR element, and the inputs of each pulse selectors are connected in duration respectively to one of two outputs of each threshold element, the inputs of which are connected to the output of the operating accelerator, the key input connected to the output of the OR element, and the key output directly connected to the inputs of peak detectors and through an additional resistor to the operating output booster. 3. The structural electrical circuit of the proposed compensator is shown in the drawing. The compensator contains input bus 1, adder 2, peak detectors 3, 4, operational amplifier 5, resistors 6, 7, switch 8, threshold elements 9, 10, element OR 11, pulse selectors and duration 12, 13. The output signal is removed from the output 14. The principle of operation of the compensator is as follows. f Alternating positive and negative pulses charge the peak detectors through a resistor 7, the value of which is selected based on the requirements of providing the desired value of the constant charge time of the peak detectors and the independence of the output voltage of the operational amplifier from the state of the key 8. When the average is shifted values of the pulse series with respect to zero value, the peak detectors 3 and 4 are charged to different voltage levels, at the output of the adder 2, the voltage of the error varies, which, ertiruyuschy input of the operational amplifier 5 compensates for unwanted displacement of the average value of momentum pulvsnoy series. In the initial state, the key 8 is closed, the selectors 12 and 13 are reset. The positive pulse arriving at the input of the compensator is amplified by the operational amplifier 5, the pulse from the output of the operational amplifier arrives at the output of the threshold element 9 of the positive pulses, causing it to trigger. The impulse from the output of the threshold element of positive pulses 9 is fed to the embedment of the YES input of the selector 13 of the duration of negative pulses and to the signal input of the selector 12 of the duration of positive pulses, which works in such a way that if the signal at its input is shorter than some long C, then the selector it does not pass, and if it is longer than f, then after the pulse pulse selector arrives at the input, a positive voltage drop is generated at its output, which is applied to the OR 11 element, causing it to fail. The output voltage drop of the element OR 11 causes the closure of the switch 8, and the voltage at the inputs of the peak detectors 3 and 4 becomes equal to zero. Thus, a positive pulse at the input of peak detectors cannot exceed a duration of 3 and which is chosen slightly longer than the minimum duration of an input pulse of a compensator of positive or negative polarity. The negative pulse following the positive pulse triggers the threshold element 1O of the negative pulses, the signal from the output of which enters the input of the selector 13 of the duration of negative pulses and zeroes the selector 12 of the duration of positive pulses. Potiepiel at the output of the element OR 11 becomes equal to Nudah, the key 8 is opened, and a negative pulse appears at the input of the peak detectors 3 and 4. The selector 13 of the duration of negative pulses works similarly to the selector 12 of the duration of positive pulses. If the negative signal at the input of the selector 12 is shorter than i, then the selector does not let it through, and if it is longer than 17, then after the time C arrives at the input of the pulse selector, a positive voltage drop is generated at its output, which goes to the element 11, causing it to trigger. The output voltage drop of the element OR 11 causes the key to be closed. 8. and the voltage at the inputs of the peak detectors 3 and 4 becomes zero. When the next positive pulse arrives, the circuit works in a similar way. Thus, the duration of a negative pulse at the inputs of peak detectors, as well as a positive pulse, cannot exceed the values of and. The invention The compensator for the deviation of the average amplitude of a pulsed serica, containing an operational amplifier, one input of which is connected to the input bus, the second input is connected to the output of an adder, the ONE input of which is connected to the output of the operational amplifier through a resistor, and the other two inputs are connected respectively to the outputs of two peak detectors, whose inputs are connected mech & characterized by the fact that, in order to improve accuracy, an additional resistor, a key, an OR element, two threshold elements and two pulse selectors are introduced in duration, the outputs of which are connected to the inputs of the OR element, and the inputs of each of the pulse selectors are in duration connected respectively to one of the two outputs. There are additional threshold elements for each threshold element whose inputs are connected to the output of the operational amplifier, the key input connected to the output of the OR element, and the output of the key connected directly to the inputs of peak detectors and through an additional resistor to the output amplifier. S71S 3 Sources of information, taken into account in the examination 1. US patent number 38О0236, cl. 328-162, otpublik. 03.26.74. 2.Патент США № 3398373, кл, 328-162, опублик.- 13.08.68 (прототип ).2. US patent number 3398373, CL, 328-162, published 13.08.68 (prototype). CN|CN | о-)about-) сэ se СоWith ««"" 0101
SU792829595A 1979-10-02 1979-10-02 Pulse chain amplitude average value deviation compensator SU871323A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792829595A SU871323A1 (en) 1979-10-02 1979-10-02 Pulse chain amplitude average value deviation compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792829595A SU871323A1 (en) 1979-10-02 1979-10-02 Pulse chain amplitude average value deviation compensator

Publications (1)

Publication Number Publication Date
SU871323A1 true SU871323A1 (en) 1981-10-07

Family

ID=20854897

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792829595A SU871323A1 (en) 1979-10-02 1979-10-02 Pulse chain amplitude average value deviation compensator

Country Status (1)

Country Link
SU (1) SU871323A1 (en)

Similar Documents

Publication Publication Date Title
US3439272A (en) Digital voltmeter controlled by increments of electrical charge applied to a capacitor feedback amplifier
SU871323A1 (en) Pulse chain amplitude average value deviation compensator
US4087796A (en) Analog-to-digital conversion apparatus
US3631467A (en) Ladderless, dual mode encoder
SU621083A2 (en) Synchronous detector
US3512152A (en) Analogue digital device
SU516967A1 (en) Device for generating a voltage proportional to the logarithm of the pulse frequency
SU596944A1 (en) Pulse-frequency multiplier/divider
SU676931A1 (en) Digitzl device for measuring shock impulse parameters
SU790199A1 (en) Pulse duration shaper
SU1656512A1 (en) Self-monitoring recursive sequence generator
SU892304A1 (en) Device for measuring displacement parameters
SU769637A1 (en) Analogue storage
SU645284A1 (en) Binary code- to-frequency converter
SU373768A1 (en) DISCRETE DRIVE
SU712971A1 (en) Broadband amplifier of pulse repetition frequency
SU1112373A1 (en) Device for taking logarithm of signal ratio
GB1302231A (en)
SU434593A1 (en) FOLLOWING INTEGRATING ANALOG-DIGITAL CONVERTER
SU941904A1 (en) Device for determination of harmonic signal extremum moments
SU720707A1 (en) Variable steepness ramp osccillator
SU1167734A1 (en) Digital meter of peak value of pulse excitations
SU1242831A1 (en) Digital accelerometer
SU818002A1 (en) Self-checking digital-analogue conversion device
SU587463A1 (en) Function generator