SU871010A2 - Balancing machine measuring device - Google Patents
Balancing machine measuring device Download PDFInfo
- Publication number
- SU871010A2 SU871010A2 SU792817739A SU2817739A SU871010A2 SU 871010 A2 SU871010 A2 SU 871010A2 SU 792817739 A SU792817739 A SU 792817739A SU 2817739 A SU2817739 A SU 2817739A SU 871010 A2 SU871010 A2 SU 871010A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- code
- decoder
- Prior art date
Links
Landscapes
- Testing Of Balance (AREA)
Description
1one
Изобретение относитс к измерительной технике и может быть использовано дл балансировки тел вращени , в частности высокооборотных роторов , а также дл контрол амплитудных и фазовых характеристик механических и электрических систем.The invention relates to a measurement technique and can be used to balance rotating bodies, in particular high-speed rotors, as well as to control the amplitude and phase characteristics of mechanical and electrical systems.
По основному авт.св. №748156 известно измерительное устройство балансировочного станка, содержащее цепь преобразовани напр жени , включающую последовательно соединенные датчик дисбаланса, дифференциальный преобразователь напр жени в частоту и два параллельных накопител , каждый из которых выполнен в. виде кл1рча , реверсивного счетчика и схемы управлени реверсом, вхо.цы которой соединены соответственно с выходами реверсивного счетчика и нуль-органа, а вход последнего подключен к датчику дисбаланса, а также цепь- управлени , включающую последовательно со- . единенные датчик опорного сигнала, формирователь импульсов, преобразователь временного интервала в код,. делитель и регистратор, причем цыхо каждого накопител цепи преобразовани напр жени соединен со вторым входом делител цепи управлени .L1.According to the main auth. No 748156 is known a measuring device of a balancing machine, comprising a voltage conversion circuit including an imbalance sensor connected in series, a differential voltage-to-frequency converter and two parallel accumulators, each of which are made in. the form of a switch, a reversible counter and a reverse control circuit, the inputs of which are connected respectively to the outputs of the reversible counter and the null organ, and the input of the latter is connected to an imbalance sensor, as well as a control circuit including in series co-operation. common sensor reference signal, pulse shaper, converter time interval in the code ,. a divider and a recorder, each of the accumulators of the voltage conversion circuit being connected to the second input of the control divider. L1.
Данное измерительное устройство не позвол ет оценивать дисбаланс в широком динамическом диапазоне по величине его и по частоте, что объ сн етс ограниченной длиной разр дной сетки накопител и преобразовател временного интервала в код.This measuring device does not allow an imbalance in a wide dynamic range to be estimated by its magnitude and frequency, which is explained by the limited length of the discharge grid of the storage device and the time interval into code converter.
Цель изобретени - расширение динамического диапазона по величине The purpose of the invention is to expand the dynamic range in size
10 дисбаланса и частоте.10 unbalance and frequency.
Поставленна цель достигаетс тем, что измерительное устройство балансировочного станка снабжено последовательно соединенными схемой The goal is achieved by the fact that the measuring device of the balancing machine is equipped with series-connected circuit
15 ИЛИ, реверсивным счётчиком, включенным суммирующим входс и, дешифра- . тором и управл емым аттенюатором, включенным между датчиком дисбаланса , дифференциальньм преобразовате20 лем напр жени в частоту и нуль-органом , а также двум схемами анализа кода, вход кахздой из которых соединен с выходом соответствующего счетчика импульсов, а выходы св заны с 15 OR, reversible counter, included summing inputs and, decoder-. a torus and a controlled attenuator connected between an imbalance sensor, a differential voltage-to-frequency and a zero-body transmitter, as well as two code analysis schemes, the input of which is connected to the output of the corresponding pulse counter, and the outputs are connected to
25 вычитающим входом реверсивного счетчика , последовательный выход каждого счетчика импульсов соединен с входом его старшего разр да и входом схемы ИЛИ,а выход реверсивного счетчика под30 ключен ко второму входу регистратора. . Кроме того, преобразователь временного интервала в код выполнен в виде последовательно соединенных генератора опорной частоты, дискретного перестраиваемого делител частоты , третьего ключа, и третьего счет чика импульсов, а устройство снабжено последовательно соединенными тре- третьей схемой анализа, вторым ревер сивным счетчиком, включенным вычитающим входом, вторым дешифратором и вторым дискретно перестраиваемым делителем частоты, который включен между дифференциальным преобразователем напр жени в частоту и накопител ми , вход третьей схемы а нализа кода св зан с выходом третьего счетчика импульсов, последовательный выход которого соединен одновременно с входом его старшего разр да, сдвиго , выми входами первого и второго счетчиков импульсов и суммирующим входом второго реверсивного счетчика, выход последнего св зан с третьим входом регистратора, а второй вход второго дискретно перестраиваемого делител частоты св зан с выходом второго дешифратора. На чертеже представлена блок-схе ма измерительного устройства бапансиррвочного станка. Устройство содержит соединенные последовательно датчик 1 дисбаланса управл емый аттенюатор 2, дифференциальный преобразователь 3 напр жени в частоту и дискретно перестраи ваемый делитеь 4 частоты с двухканальным накопителем, первый канал которого содержит ключ 5 и счетчик б импульсов, а второй - ключ 7 и счетчик 8 импульсов, две схемы 9 и 10 управлени реверсом, выходы кото рых соединены с соответствующими управл ющими входами счетчиков б и импульсов,нуль-орган 11, выход кото рого соединен.с первым входом схем 9 и 10 управлени реверсом, а вход с выходом управл емого аттенюатора Цепь управлени устройства состоит из последовательно соединенных датч ка 12 опорного сигнала, формировате л 13 импульсов, преобразовател 14 временного интервала в код, делител 15 и регистратора 16. Преобразов тель 14 временного интервала в код выполнен в виде последовательно вкл ченных генератора 17 импульсов, дис ретно перестраиваемого делител 18 частоты, третьего ключа 19 и третье счетчика 20 импульсов, причем управ л ющий вход ключа 19 объединен с управл ющим входом ключа 5 двухкаиа ного накопител и подсовдинен к выходу формировател 13 импульсов. Устройство снабжено последовател но соединенными схемой 21 ИЛИ, реверсивным счетчиком 22, включенным суммирующим входом, и дешифратором 23, выход которого св зан со вторым входом управл емого аттенюатора 2, вум схемами 24 и 25 анализа кода, вход каждой из которых соединен с выходами соответствующего счетчика б и 8 импульсов, а выходы св заны с вычитаницим входом реверсивного счетчика 22, последовательные выходы счетчиков б и 8 импульсов соединены с входами их старших разр дов и входами схемы 21 ИЛИ, а выход реверсивного счетчика 22 подключен ко второму входу регистратора 16. Устройство снабжено также последовательно соединенными третьей схемой 26 анализа кода, вторым реверсивным счетчиком 27, включенным вычитающим входом, и вторым дешифратором 28, выход которого св зан со вторыми входами дискретно перестраиваемых делителей 4 и 18 частоты. Вход третьей схемы 26 анализа кода св зан с выходом третьего счетчика 20 импульсо-в, последовательный выход которого соединён одновременно с входом его старшего разр да, сдвиговыми входами первого и второго счетчиков б и 8 импульсов и суммирующим входом второго реверсивного счетчика 27, а выход последнего св зан с третьим входом регистратора 16. Устройство работает следующим образом . При вращении ротора сигнал с датчика 12 опорного сигнала поступает на формирователь 13 импульсов, на двух выходах которого образуютс сигналы, сдвинутые между собой по фазе на 90°, один из которых поступает на ключ 19 преобразовател 14 временного интервала в код. На выходе счетчика 20 импульсов образуетс значение текущего периода вращени ротора. Сигнал с датчика 1 дисбаланса через управл емый аттенюатор 2, дифференци .льный преобразователь 3 напр жени в частоту и дискретно перестраиваемый делитель 4 частоты поступает на входы ключей 5 и 7 и далее на счетчики б и 8 импульсов накопителей. Сигналы с выходов формировател 13 импульсов поступают на управл ющие входы ключей 5 и 7 накопителей . Схемы 9 и 10 управлени реверсом каждого накопител анализируют состо ни счетчиков б и 8 и нуль-органа 11, выдава соответствующие сигналы на оба входа «счетчиков 6 и 8, перевод последние в режим сложени или вычитани . Коды с выходов счетчиков поступают поочередно на делитель 15 дл делени на коды, поступаемые со счетчика 20 импульсов преобразовател 14 временного интервала в код. Полученные поочерёдно значени синфазной и квадратурной составл ющих дисбаланса на выходе делител 15 передаютс в регистратор 16.25 by the subtracting input of the reversible counter, the serial output of each pulse counter is connected to the input of its high-order bit and the input of the OR circuit, and the output of the reversible counter is connected to the second input of the recorder. . In addition, the converter of the time interval into the code is made in the form of a serially connected reference frequency generator, a discrete tunable frequency divider, a third key, and a third pulse counter, and the device is equipped with a third reverse analysis circuit connected in series, a second reversal counter included in the subtracting input , the second decoder and the second discretely tunable frequency divider, which is connected between the differential voltage-to-frequency converter and the accumulators, One of the third circuit and the code link is connected with the output of the third pulse counter, the serial output of which is connected simultaneously with the input of its higher-order bit, the shift inputs of the first and second pulse counters and the summing input of the second reversing counter, the output of the latter is connected with the third input of the recorder and the second input of the second discretely tunable frequency divider is associated with the output of the second decoder. The drawing shows a block diagram of the measuring device of the bansing machine. The device contains an unbalance sensor 1 connected in series, a controlled attenuator 2, a differential voltage-to-frequency converter 3, and a discretely tunable frequency divider 4 with a two-channel drive, the first channel of which contains key 5 and counter b of pulses, and the second - key 7 and counter 8 of pulses , two reverse control circuits 9 and 10, the outputs of which are connected to the corresponding control inputs of counters b and pulses, a null organ 11, the output of which is connected to the first input of the reverse control circuits 9 and 10, and input with the output of the controlled attenuator The control circuit of the device consists of the successively connected sensor 12 of the reference signal, the generator of 13 pulses, the converter 14 of the time interval into the code, the divider 15 and the recorder 16. The converter 14 of the time interval into the code is made in the form of successively included oscillators 17 pulses, a discretely tunable frequency divider 18, a third key 19, and a third pulse counter 20, and the control input of the key 19 is combined with the control input of the key 5 of the two-bay drive and Aligned to the output of the pulse former 13 pulses. The device is equipped with series-connected OR circuit 21, a reversible counter 22, a summing input, and a decoder 23, the output of which is connected to the second input of a controlled attenuator 2, a code analysis circuit 24 and 25, the input of each of which is connected to the outputs of the corresponding counter b and 8 pulses, and the outputs are connected to subtracting the input of the reversible counter 22, the serial outputs of the counters b and 8 pulses are connected to the inputs of their higher bits and the inputs of the OR circuit 21, and the output of the reversing counter 22 is connected to the second input of the recorder 16. The device is also equipped with serially connected by a third code analysis circuit 26, a second reversible counter 27, a connected subtractive input, and a second decoder 28, the output of which is connected to the second inputs of the discretely tunable frequency dividers 4 and 18. The input of the third code analysis circuit 26 is associated with the output of the third counter 20 pulse-in, the serial output of which is connected simultaneously with the input of its most significant bit, the shift inputs of the first and second counters b and 8 pulses and the summing input of the second reversing counter 27, and the output of the last associated with the third input of the recorder 16. The device operates as follows. When the rotor rotates, the signal from the sensor 12 of the reference signal arrives at the shaper of 13 pulses, the two outputs of which form signals shifted between themselves in phase by 90 °, one of which enters the key 19 of the time converter 14 in the code. At the output of the pulse counter 20, the value of the current period of rotation of the rotor is formed. The signal from the unbalance sensor 1 is through a controlled attenuator 2, a differential voltage-to-frequency converter 3 and a discretely tunable frequency divider 4 to the inputs of keys 5 and 7 and then to counters b and 8 of drive pulses. The signals from the outputs of the pulse driver 13 are fed to the control inputs of the keys 5 and 7 of the accumulators. Circuits 9 and 10 of the control of the reverse of each accumulator analyze the states of counters b and 8 and the null organ 11, issuing the corresponding signals to both inputs of counters 6 and 8, transferring them to addition or subtraction mode. Codes from the outputs of the counters are fed alternately to a divider 15 for dividing by codes received from the counter 20 pulses of the time converter 14 in the code. Alternately, the in-phase and quadrature components of the imbalance at the output of the divider 15 are transmitted to the recorder 16.
При этом с помощью схем 24 и 25 анализа кода определ етс значение кодов на выходе счетчиков 6 и 8 дл перевода реверсивного счетчика 22 в режим вычитани , а с помощью схемы , 21 ИЛИ.анализируют состо ние старших разр дов счетчиков 6 и 8 дл перевода реверсивного счетчика 22 в режим сложени .At the same time, using the code analysis circuits 24 and 25, the value of the codes at the output of counters 6 and 8 is determined to transfer the reversible counter 22 to the subtraction mode, and the OR 21 scheme is used to analyze the state of the higher bits of counters 6 and 8 to convert the reversible counter 22 to add mode.
Код с выхода реверсивного счетчика 22 подаетс на регистратор 16 и одновременно -преобразуетс дешифратором 23 дл подачи соответствующего сигнала на управл ющий вход управл емого аттенюатора 2.The code from the output of the reversible counter 22 is fed to the recorder 16 and simultaneously converted by the decoder 23 to supply the corresponding signal to the control input of the controlled attenuator 2.
Одновременно с помощью схемы 26 анализа кода определ етс значение кода на выходе счетчика 20 импульсов преобразовател 14 временного интервала в код дл перевода второго реверсивного счетчика 27 в режим вычитани , а с помощью сигнала от старшего разр да при переполнении счетчика 20 импульсов осуществл етс перевод реверсивного счетчика 27 в режим сложени . Код на выходе реверсивного счетчика 27 подаетс в регистратор 16 и одновременно преобразуетс дешифратором 28 дл подачи соответствующего сигнгша на управл ющие входы дискретно перестраиваемых делителей 4 и 18 частоты.At the same time, using the code analysis circuit 26, the code value at the output of the pulse counter 20 of the time interval converter 14 to the code for switching the second reversible counter 27 to the subtraction mode is determined, and using the signal from the high bit when the pulse counter 20 overflows, the reversible counter is converted 27 in addition mode. The code at the output of the reversible counter 27 is fed to the recorder 16 and simultaneously converted by the decoder 28 to supply the corresponding signal to the control inputs of the discretely tunable frequency dividers 4 and 18.
Такое построение измерительного устройства балансировочного станка позвол ет определ ть параметры дисбаланса в широком динамическом диапазоне частот вращени ротора и величин дисбаланса, а также повышает точность балансировки и обеспечивает расширение технологических возможностей балансировочного оборудовани .Such a construction of the measuring device of the balancing machine makes it possible to determine the unbalance parameters in a wide dynamic range of rotor rotation frequencies and unbalance values, and also improves the balancing accuracy and ensures the expansion of the technological capabilities of the balancing equipment.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792817739A SU871010A2 (en) | 1979-09-17 | 1979-09-17 | Balancing machine measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792817739A SU871010A2 (en) | 1979-09-17 | 1979-09-17 | Balancing machine measuring device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU748156 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU871010A2 true SU871010A2 (en) | 1981-10-07 |
Family
ID=20849810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792817739A SU871010A2 (en) | 1979-09-17 | 1979-09-17 | Balancing machine measuring device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU871010A2 (en) |
-
1979
- 1979-09-17 SU SU792817739A patent/SU871010A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU871010A2 (en) | Balancing machine measuring device | |
NO155556B (en) | SETTING CIRCUIT. | |
SU748156A1 (en) | Balancing machine measuring apparatus | |
EP0166705A3 (en) | A method for measuring of capacities, particular low ones | |
SU530419A1 (en) | In-phase and quadrature discriminator of the complex signal | |
SU951639A1 (en) | Swing infralow frequency generator | |
SU974295A1 (en) | Radio pulse average frequency automatic electronic calculating meter | |
SU720772A1 (en) | Device for measuring distorsions of synchronous telegraph signals | |
SU711674A1 (en) | Synchronous detector | |
SU450216A1 (en) | Angle Code Transducer | |
SU1132258A1 (en) | Device for automatic measuring of non-linear element parameters | |
SU570852A1 (en) | Sound and infrasound frequency phase calibrator | |
SU843215A1 (en) | Decoding storage | |
SU881764A1 (en) | Digital function generator | |
SU1226086A1 (en) | Measuring device for balancing machine | |
SU1368856A1 (en) | Digital dynamic servo system | |
SU617747A1 (en) | Digital follow-up phase meter | |
SU886190A1 (en) | Digital two-phase generator of sinusoidal signals | |
SU843275A1 (en) | Device for measuring telegraphic receiver correctability | |
SU840996A1 (en) | Shaft angular position- to-code converter | |
SU1120317A1 (en) | Unit-counting function generator | |
SU923003A1 (en) | Two-channel harmonic oscillator | |
SU1385230A1 (en) | Frequency multiplier | |
SU855528A1 (en) | Rapid radio pulse phase-to-code converter | |
SU677099A1 (en) | Multicnannel voltage- to-code converter |