SU868616A1 - Устройство дл цифрового измерени отклонени частоты импульсов от заданного значени - Google Patents

Description

Устройство содержит генератор 1 импульсов стабильной частоты, управл емый делитель 2 частоты, многоразр дную шину 3 параллельного ввода .цифрового кода, комбинационный преобразователь 4 кода, представл ющий собой комбинационный сумматор, вычитающий счетчик 5, вычитающий счетчик б, дешифратор 7 нул , выполненный в виде многовходовой схемы ИЛИ-НЕ, вы-у ходной регистр 8 и формирователь 9 импульсов. Первый выход формировател  9 подключен к управл ющему входу регистра 8, а второй выход - к управл надим входам ачетчиков 5 и 6.

В качестве примера реализации преобразовател  4 кода на фиг.2 показан комбинационный сумматор, вход и выход которого определеннным образом , по сн емым ниже,подключены к шине 3 и счетчикам 5 и 6«

Устройство работает следующим образом .

По многоразр дной шине 3 на вход управл емого делител  2 частоты и пробразовател  4 кода подаетс  код числа N-j , пропорционального заданной частоте f . Частота импульсов f на выходе управл емого делител  2 частоты пропорциональна числу Ni, , а следовательно заданной частоте f,j

(1).

A.f

&

На выходах преобразов формируютс  коды чисел К чем число К представл ет ленное в болы1 ую сторону делени  N на А мэг Цэ

+ 1

к L А

гдеГ- - цела  часть дробного чисN- ). . ла М .

Число К вводитс  в дополнительный счетчик 6, а число АК - в основной счетчик 5.

Схемна  реализаци  преобразовател  кода осуи ствл етс  весьма просто , если выбрать число А равным

А Z, где а - целое число.

На фиг.2 приведен пример осуэдествле1| и  преобразовател  кода при выбранном числе А 32, Дл  представлени  числа NUприн т дес тиразр дный двоичный код. Двоичный код числа К формируетс  в соответствии с формуло ( 2) (комбинационным сулййахором, на вхо; 10 (А) кот.орого по многоразр дной шине 3 поступают п ть старших разр дов числа N-i, , а на вход 11 (В) код числа 1.

Число к поступает на вход дополнительного счетчика 6 непосредственно , а на вход основного счетчика 5 со сдвигом влево на п ть разр дов, что эквивалентно умножению его на , А 32.

На вычитающий вход основного счетчика 5 поступают импульсы с частотой fg от управл емого делител  частоты, а на вход дополнительного счетчика 6 - импульсы измер емой частоты f. е Цикл измерени  начинаетс  в момент по влени  импульса на втором выходе формировател  9, который осуществл ет ввод в счетчик 5 числа АК, а в счетчик 6 - числа К. В течение 0 цикла измерени  содержимое счетчиков 5 и 6 уменьшаетс  с частотей f. и f соответственно. Когда содержимое счетчика 6 становитс  равнь1м нулю срабатывает дешифратор 7 нул  и формирователь 9. Импульс на первом выходе формировател  9 производит перепись содержимого первого счетчика 5 в регистр 8, импульс на втором выходе вновь вводит числа АК и К в счет- Ч1КИ 5 и 6, т.е. инициирует новый цикл 0 измерени .

Длительность цикла измерени  равна

Т - fxU)«

Результат измерени  выражаетс  5 (число, записанное в регистре 8)

W..)

т(.)

%

где С-коэффициент пропорциональности

между Nj и fj . Из уравнени  (2) следует, что АК N 3 . Если отклонение измер емой частотны от заданной мало, т.е. fg f jr , то имеет место приближенное равенство

(5).

с lf,- fjt

Из формул (4) и (5) следует, что выходное число Ny, пропорционально разности измер емой и заданной частоты . Хот  коэффициент пропорциональности непосто нен но его вариации тем меньше, чем больше число К и чем меньше рассогласование измер емой и заданной частоты. В частности устройство фиксирует без погрешности равенство fj и fx (при этом выходное число N„5, 0) .

Из описани  следует, что при изменении измер емой частоты в широком диапазоне длительность цикла измерени  мен етс  незначительно, так ка с ростом заданной частоты пропорционально возрастает число К периодов измер емой частоты. Отсюда вытекает, что установленное быстродействие устройства сохран етс  неизменным в широких пределах.

Claims (2)

1. При практической реализации на серийных интегральных микросхемах можно достичь достаточно высокого быстродействи  (длительность цикла измерени  составл ет 1-2 мс) в рабоS66 нем диапазоне изменени  частоты 1:10 и больше. Свойства предлагаемого устройства особенно полезны при использовании его в автоматической системе регулировани  частоты, в частности в системе регулировани  частоты вращени  электродвигател , снабженного датчиком импульсов. Устройство может быть также использовано в качестве быстродействую щего цифрового датчика малых отклонений крутильных колебаний валов и других элементов механических передач , а также в качестве быстродействующего цифрового датчика малых отклонений скорости от среднего значени , например при крутильных колебани х валов и других элементов меха нических передач. Технико-экономическа  эффективность устройства определ етс  тем, что его использование позволит широко применить методы цифрового регулировани  и регистрации быстропротекающих процессов, где до насто$пцего времени примен лись менее эффективны устройства, главньм образом из-аа от сутстви  чувствительных, надежных и быстродействующих цифровЕ к датчиков. В частности, применение предлагаемого устройства в системе регулировани электродвигател  посто нного тока по зволит отказатьс  от тахогенератора создать полностью цифровую систему, превосход цую по точности, надежност быстродействию, удобству эксплуатаци современные известные система регулировани . Формула изобретени  Устройство дл .цифрового измерени  отклонени  частоты импульсов от заданного значени , содержспцее последовательно соединенные генератор импульсов, управл екий делитель частоты , основной вычитающий счетчик и выходной регистр, второй вход которого подключен к первенцу выходу формировател  икшульсов, отличающеес  тем, что, с целью расширени  диапазона измер емой частоты, в него введены последовательно соединенные преобразователь кода, дополнительный вычитсцощий счетчик и дешифратор , выход которого подключен к входу формировател  импульсов, выход последнего соединен с вторым входе дополнительного зычитахщего счетчика и с вторым входом основного вычитающего счетчика, третий .вход которого подкючен к второму выходу преобразовател  кода, при этом второй вход управл емого делител  частоты и вход преобразовател  кода подключены к многоразр дной шине параллельного ввода цифрового кода заданной частоты . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 329479, кл. GOlft 23/10, 1972.
2. 2.Programmed industrial Motor Control. OS-8, ASEA (Швеци ), W AK-130-101E, C.4, рис.1 (прототип).

   ст

   ft} 3.

   Я6

   Выход

   СТ

   ьо