SU864338A1 - Программируемое логическое устройство - Google Patents

Description

(54) ПРОГРАММИРУЕМОЕ ЛОгаЧЕСКОЕ УСТРОЙСТВО

t

Изобретение относитс  к вычиспитеп :рой технике.

Известны программируемые логические устройства в интегральном исполнении , состо щие из двух п6следователь но включенных матриц, перва  из которьк  вл етс  дешифратором входных слов, а втора  - полем пам ти, хран щим выходные слова. Кажда  из матриц представл ет собой набор вентилей НЕ-ИЛИГ11,

Недостаток таких устройств -, наличие значительного числа общих шин.

Наиболее близким техническим .решением к изобретению  вл етс  устройств во, состо щее из двух последовательно включенных матриц, кажда  из которых содержит нагрузочные МОП-1ранзисторы, подключенные между шиной питани  и соответствующей.выходной шиной и столбцы , образованные МОП-транзисторами, затворы которых подключены к соответ- ствутощей входной шине, истоки - к общей шине, стоки МОП-транзисторов каждого столбца первой матрицы и стоки

МОП-транзисторов первого и последнего столбца второй матрицы - к соо-рветствующей выходной шине, стоки МОПтранзисторов остальных соседних столбцов второй матрицы подключены к одной соответствующей выходной шинеГ21,

Однако известное устройство обладает наличием значительного числа общих шин, что приводит к усложнению устройства , увеличению занимаемой площади, по10 вышенлю стоимости.

Цель изобретени  - упрощение уст ройства, уменьшение зан шаемой площади и снижение стоимости.

Поставленна  цель достигаетс 

15 тем, что в программируемом логическом устройстве, cocTosnaeM из двух последовательно включенных матриц, кажда  из которых содержит нагрузочные МОПтранзисторы , подключенные между шиной

20 питани  и соответствующей выходной шиной и столбцы, образованные МОП-транзисторами , затворы которых подключены к соответствуквдей входной шине, истоки МОП-тронзисторов первого столбца первой матрицы и истоки МОП-транзисторов каждого столбца второй матрицы - к обшей шине, стоки МОП-транзисторов каждого столбца первой матрицы и первого и последнего столбца второй матрицы подключены к соответствующей вы ходной шине, а стоки МОП-транзисторов остальных каждых двух соседних столбдов второй матрицы подключены к одной соогветствук дей выходной шине, в каждом из столбцов первой матрицы, кроме первого i истоки МОП-транзисторов подключены к стокам МОП-транзисторов предыдущего столбца этой мат

рицы.

На чертеже представлена принципиальна  электрическа  схема программируемого логического устройства,

Устройство содержит две последовательно включенные .матрицы 1 и 2, кажда  из которых содержит нагрузочные МОП- транзисторы 3, подключенные между шинами 4 питани  и одной из выходных шин 5 первой матрицы и, соответственно , ЭДНОЙ из выходных шин 6 второй матр1:цы , и столбцы 7 к 8 , образованные МОП-транзисторами 3,, затворы которых в матрице I под ключены , соответственно, у первых МОП-транзисторов 3 столбцов

7к первой из входных шин 9 а в матрице 2 затворы МОП-транзисторов 3 каждого столбца 8 подключень, соответственно , к одной из шин 5, которые  вл ютс  выходными дл  матрицы 1 и входными дл  матрицы 2. Истоки МОПтранзисторов 3 первого из столбцов 7 матрицы 1 и истоки МОП-транзисторов

3 каждого из столб цов 8 подключень к обшим Ш1шам 10, стоки МОП-транзисторов 3 каждого столбца 7 матрицы 1 и первого и последнего из столбцов

8матрицы 2 подключены , соответственно , к одной из выходных шин

5 или 6, а строки остальных кагвдых дв соседних столбцов 8 подключены, соответственно , к одной из вьпсодных шин 6. В каждом из столбцов 7, кроме первого., истоки МОП-транзисторов 3 подключены к стокам МОП-транзисто-н ров 3 предьщущего столбца.

Устройство работает следующим образом .

На входные шины 9 матрицы 1 поступает определенный набор двоичных СИ налов, который выбирает один из столбцов 7 МОП-транзисторов 3, т.е. запи-

поскопъку указанные выходные подключаютс  к обшим шинам 4. В тех же столбцах, где отсутствуют св зи затворов МОП-транзисторов 3 с входной шиной, происхо,ит по вление высокого уровн  потенциала на соответствуюших выходных шинах 6, благодар  тому, что нагрузочные МОП-транзисторы 3 наход тс  в открытом состо нии и обес5 печивают поступление высокого уровн  потенциала от шины питани  4 на соответствующую выходную шину 6.

На всех выходных шинах 5, расположенных дальше от обшей шины 10, чем

0 выбранна  входами сигналом шина, так же по вл етс  высокий потенциал. Поэтому дл  правильной работы устройства необходимо , чтобы слова, выбираемые из матрицы 2 соседними выходны5 МИ шж1ами 5, удовлетвор ли определен- ному условию поглошени . Оно закЛкжаетс  в том, что слово, выбираемое первой из шин Я (т. е. соседней с обшей шиной 10) поглощает все другие, ело-

Q во, выбираемое пторым из шин 5, поглощает вес: . последующие (кроме первого ) и т.д.

Заметим, что удсвгетворить указанному условию в случае реальных дискретных устройств достаточно просто,дл  этого следует лишь расположить слова, хранимые в матрице 2, в надлежащем пор дке,: При необходимости выходные, слова могут быть также разбиты на соответствующие группы, внутри каждой из

которых указа1« ый пор док соблюдаетс .

Предлагаемое устройство позвол ет иметь лишь одну общую шину, приход щуюс  на п столбцов первой матрицы, 55 Это упрощает схему устройства, и, при .значени х 10- (которые  вл ютс  характерными /дл  современного уровн  развити  интетральной технологии). jjaoT все транзисторы этого столбца. Нагрузочные МОП-транзисторы 3, наход сь в открытом состо нии, обеспечивают прохождение высокого потенциала от шины питани  4 к одной из выходных шин 5. При этом св зь указан ной выходной шины с общей шиной 10 отсутствует , поскольку МОП-транзисторы 3 заперты. Палее этот сигнал поступает на одну из входных шин матрицы 2, попада  на затворы соответствук ших МОП-транзисторов 3 в столбцах 8, этот сигнал отпирает их и приводит к по влению низкого уровн  потенциала на соответствуюших выходных шинах 6,

сокращает площадь интегральной схемы примерно JB 1,5 раза, что снижает ее стоимость.

Claims (2)

1.Рувинский Б. И. Реализаци  микропрограммного автомата на БЖЗ, Электронна  техника, сер, Л Микроэлектроника , вып. 3 (53), 1974,

20 с. 22-26.

2.Патент Т:ША № 3702985, кл. 34О-166, 1974.