SU864292A1 - Digital smoothing device - Google Patents

Digital smoothing device Download PDF

Info

Publication number
SU864292A1
SU864292A1 SU792837097A SU2837097A SU864292A1 SU 864292 A1 SU864292 A1 SU 864292A1 SU 792837097 A SU792837097 A SU 792837097A SU 2837097 A SU2837097 A SU 2837097A SU 864292 A1 SU864292 A1 SU 864292A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
control unit
multiplexer
Prior art date
Application number
SU792837097A
Other languages
Russian (ru)
Inventor
Александр Николаевич Карташевич
Владимир Владимирович Николаевский
Леонид Владимирович Шестаков
Original Assignee
Научно-Исследовательский Институт Прикладных Физических Проблем Белорусского Государственного Университета Им. В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Прикладных Физических Проблем Белорусского Государственного Университета Им. В.И.Ленина filed Critical Научно-Исследовательский Институт Прикладных Физических Проблем Белорусского Государственного Университета Им. В.И.Ленина
Priority to SU792837097A priority Critical patent/SU864292A1/en
Application granted granted Critical
Publication of SU864292A1 publication Critical patent/SU864292A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

(54)ЦИФРОВОЕ СГЛАЖИВАЮЩЕЕ УСТРОЙСТВО(54) DIGITAL SMOOTHING DEVICE

1one

Изобретение относитс  к специали / ; зированным средствам вычислительной техники и может быть использовано в системах цифровой обработки сигналов.The invention relates to a special /; computer hardware and can be used in digital signal processing systems.

Известно устройство, содержащее цифровое апериодическое звено и цифровое звено вычитани  f1.A device comprising a digital aperiodic link and a digital subtraction link f1 is known.

Недостатком данного устройства  вл ютс  большие аппаратурные затраты.The disadvantage of this device is high hardware costs.

Наиболее близким по технической The closest technical

,J. 10J. ten

/сущности к данному  вл етс  устройство , содержащее регистр, сумматор, первый вход которого подключен к первому входу регистра, а второй - ко входу устройства, два элемента И, элемент ИЛИ, триггер знака. Это устройство реализует алгоритм сглаживани  согласно рекурентной формуле/ Entity to this is a device containing a register, an adder, the first input of which is connected to the first input of the register, and the second - to the input of the device, two AND elements, an OR element, a character trigger. This device implements a smoothing algorithm according to the recurrent formula.

1СГл 1-(СГЛ м1 1 1СГл () 1SGl 1- (SGL m1 1 1SGl ()

« Д Ч-гсглг"D Ch-gsglg

- соответственно - accordingly

СГА 1-1 и 1-тоеMUH 1-1 and 1st

зиачение сглаживакщего сигнала) - текуща  i-а zaacheniya smoothing signal) - current i-a

ордината сглаживаемого сигнала. Обычно величииа N. выбираетс  раннойordinate of the signal to be smoothed. Usually N. magnitude is chosen early

УКCriminal Code

Мг--Тс/л-Ь-2Mg - Tc / l-b-2

с Сwith C

где m - посто нна  величина 2.,where m is a constant value of 2.,

Недостатком этого устройства  вл етс  то, что оценка математического скидани , вычисл ема  с помощью приведенного алгоритма,  вл етс  недостаточно эффективной дл  анализа шумов, сопровождающих случайные им- .пульсные сигналы, так как не учитываетс  вли ние самого сигнала на характеристику шума.A disadvantage of this device is that the estimation of the mathematical detour calculated by the above algorithm is not sufficiently effective for the analysis of noise accompanying random pulse signals, since the effect of the signal itself on the noise characteristic is not taken into account.

Цель изобретени  - повышение )хостоверности сглаживани .The purpose of the invention is to increase the smoothing host.

Claims (2)

Поставленна  цель достигаетс  тем, что в известное устройство, содержащее первый регистр, сумматор, причем . выход сумматора соединен с первым входом первого регистра, второй вход которого  вл етс  входом устройства, выход сумматора  вл етс  выходом устройства , введены второй регистр,блок управлени ,первый мультиплексор второй мультиплексор и преобразователь пр мого кода в дополнительный,причем ,вход устройства соединен с вхо:дом блока управлени , первый ы;ход jcpToporo соединен с первыми,, входами первого и второго мультиплек copoBi второй выход блока управлени  соединен с третьим входом первого регистра , выходы п-го и п.-ил-го разр дов первого регистра соединены соответственно со вторьм, третьим и четвертым входом первого мультиплексора, выход которого соединен с первым входом сумг-атора, третий выход блока управлени  соединен с первым входом преобразовател  пр мого кода в дополнительный , выход которого соединен со вторым входом сз мматора, выход котоРОГО соединен со вторым входом ВТОРОf « ГО мультиплексора, выход которого соединен с входом второго регистра, выход которого соединен с третьим входом мультиплексора и вторым входом преобразовател  пр мого кода в допол нительный. А также тем, что блок управлени  содержит два триггера и элемент И, причем установочные входы триггеров объединены и соединены с входом блока управлени , выход первого тригге .ра соединен с первым входом элемента И, выход которого  вл етс  первым вы ходом блока управлени , пр мой выход второго триггера соединен с Вторым входом элемента И и  вл етс  вторым выходбм блока управлени , инверсный выход второго триггера  вл етс  третьим выходом блока управлени . На фиг. 1 изображена блок-схема цифрового сглаживающего устройства; на фиг. 2 - схема блока управлени . Устройство содержит первый регистр 1, второй регистр 2, сумматор 3, блок управлени  4, преобразователь пр мого кода в дополнительный код-5, мультиплексор (на три канала) 6, мултиплексор (на два канала)7. Блок управлени  содержит триггеры 8,9 и элемент И 10. Устройство реализует алгоритм сгла живани  согласно рекурентной формуле rv V , . N-CrA NHCrA- - 2где Х, . - определены аналогично как в выражении I оИ . &t - интервал коррел ции шума; - интервал между выборками, Величина выбираетс  на услови  посто нства дисперсии шума при действии импульсного сигнала значйтельной амплитуды. Коэффициент cL определ етс  следующим образом 4 « i-Xi-icrA o; 10,.Х.СГЛ Устройство работает следующим образом . В первый регистр I поступают текущие значени  ординаты сигнала.Во утором регистре 2 хран тс  результа первый вход мультиплексора 6 информаци  поступает на первый вход сумматора 3, а на второй его вход, через преобразователь 5, ппгтлт а иЛ.., поступает информаци  со второго оегигтп  9мг, г,,.. стра i и в сумматоре осуществл етс  операци  вь1читани  у V. Л -«--«СГА Одновременно через мультиплексор 7 блок управлени  4 осуществл ет перезапись информации -vjcrA ° второй регистр, с выхода сумматора 3 информаци  заноситс  в первый регистр. В зависимости от знака результата вычис ® ч-х 1сгА о управлени  4 подключает к первому входу сзпиматора 3 через мультиплексор 6 разр ды регистра , соответствующие делению операнда , наход щегос  в первом регистре, LI%V -AfcVt на 2 или 2 т.е. осуществл етс  операци  4 л-icг ..... i -t-чсгл 2 H+vvt На второй вход сумматора 3 поступает через преобразователь 5 информаци  со второго регистра 2 в пр мом коде. На выходе сумматора 3 мы получаем значени  X согласно алгоритму 2. Работой преобразовател  5, мультиплексорами на два 7 и три 6 канала управл ет блок управлени  4, Информаци  с выхода сумматора 3 через мультиплексор 7 выноситс  во второй регистр. Теперь во втором регистре 2 хран тс  значени  и устройство готово к ЬычислениюТ исглЭто - один цикл работы цифрового сглаживающего устройства. Дальнейша  его работа аналогична. Данное цифровое сглаживающее устройство позвол ет расщирить функциональные возможности сглаживанлцего устройства, повысить достоверность результатов в системах анализа случайных импульсных сигналов. Формула изобретени  1, Цифровое сглаживающее устройство ,-Содержащее первый регистр и сумма тор, причем выход сумматора соединен с первым входом первого регистра, вто рой вход которого  вл етс  входом устройства, выход сумматора  вл етс  выходом устройства, отличающеес  тем, что, с целью повышени  достоверности сглаживани , оно со держит второй регистр, блок управлени , первый мультиплексор, второй мультиплексор и преобразователь пр мо го кода в дополнительный, причем вход устройства соединен с входом блока уп равлени , первый выход которого соеди нен с первыми входами первого и второ го мультиплексоров, второй выход блока управлени  соединен с третьим входом первото регистра, выходы п-го и п го разр дов регистра соединены соответ ственно со вторым, третьим и четвертым входом первого мультиплексора, выход которого соединен с nepBbfri вхо.дом сумматора, третий выход блока yrt равлени  соединен с первым входом преобразовател  пр мого кода в дополнительный , выход которого соединен со вторым входом сумматора, выход которого соединен со вторым входом второго мультиплексора, выход которого соединен с входом .второго регистра, выход которого соединен с третьим входом второго мультиплексора и вторым входом преобразовател  пр мого кода в дополнительный. The goal is achieved by the fact that in a known device containing a first register, an adder, and. the output of the adder is connected to the first input of the first register, the second input of which is the input of the device, the output of the adder is the output of the device, the second register, the control unit, the first multiplexer, the second multiplexer and the direct code to additional converter are entered, and the device input is connected to the input : control unit house, first s; jcpToporo move is connected to the first, first and second copoBi multiplexes; second output of the control unit is connected to the third input of the first register, outputs of the nth and p.-il-th bits of the first p The register is connected to the second, third and fourth input of the first multiplexer, the output of which is connected to the first input of the summer, respectively; the third output of the control unit is connected to the first input of the direct code to additional converter, the output of which is connected to the second input of the mapper, the output of which is connected with the second input SECF “GO multiplexer, the output of which is connected to the input of the second register, the output of which is connected to the third input of the multiplexer and the second input of the direct code converter to the additional ny. As well as by the fact that the control unit contains two triggers and an element AND, the trigger inputs of the triggers are combined and connected to the input of the control unit, the output of the first trigger is connected to the first input of the element I, the output of which is the first output of the control unit the output of the second trigger is connected to the second input of the element I and is the second output of the control unit, the inverse output of the second trigger is the third output of the control unit. FIG. 1 is a block diagram of a digital smoothing device; in fig. 2 is a control block diagram. The device contains the first register 1, the second register 2, the adder 3, the control unit 4, the direct code to additional code converter-5, a multiplexer (for three channels) 6, a multiplexer (for two channels) 7. The control unit contains triggers 8.9 and element 10. The device implements a smoothing algorithm according to the recurrent formula rv V,. N-CrA NHCrA- - 2 where X,. - are defined in the same way as in the expression I ОI. & t is the noise correlation interval; - interval between samples. The value is chosen on the conditions of the constant dispersion of noise under the action of a pulse signal of significant amplitude. The coefficient cL is determined as follows: 4 "i-Xi-icrA o; 10, .Х.СГЛ The device operates as follows. The first register I receives the current values of the ordinate of the signal. The second register 2 stores the result of the first input of the multiplexer 6 information arrives at the first input of the adder 3, and its second input, through the converter 5, pptptl IL., enters the information from the second source. 9mg, g ,, .. country i and in the adder readout is performed for V. L - "-" MGA Simultaneously, through multiplexer 7, the control unit 4 rewrites the information -vjcrA ° second register, from the output of the adder 3 the information is entered into first register Depending on the sign of the result of the calculation, ® h-x 1cGA for control 4 connects to the first input of the pipper 3 through a multiplexer 6 register bits corresponding to the division of the operand in the first register, LI% V -AfcVt by 2 or 2, i.e. 4 l-icg ..... i -t-gsgl 2 H + vvt is carried out. The second input of the adder 3 is fed through the converter 5 with information from the second register 2 in the forward code. At the output of the adder 3, we obtain the values of X according to algorithm 2. The operation of the converter 5, the multiplexers for two 7 and three 6 channels are controlled by the control unit 4. The information from the output of the adder 3 through the multiplexer 7 is transferred to the second register. Now the second register 2 stores the values and the device is ready to be calculated. This is one cycle of operation of the digital smoothing device. Further his work is similar. This digital smoothing device allows you to extend the functionality of the smoothing device, to increase the reliability of the results in the analysis of random pulse signals. Claim 1, a digital smoothing device comprising a first register and a sum torus, the output of the adder being connected to the first input of the first register, the second input of which is the device input, the output of the adder being the output of the device, characterized in that the smoothing accuracy, it contains the second register, the control unit, the first multiplexer, the second multiplexer, and the direct code to additional converter, the device input connected to the control unit input, the first output being connected to the first inputs of the first and second multiplexers, the second output of the control unit is connected to the third input of the first register, the outputs of the nth and fifth bits of the register are connected respectively to the second, third and fourth input of the first multiplexer, the output of which is connected to nepBbfri inlet of the adder, the third output of the block yrt is connected to the first input of the direct code to additional converter, the output of which is connected to the second input of the adder, the output of which is connected to the second input of the second multiplexer, turn coupled to an input .vtorogo register whose output is connected to a third input of the second multiplexer and the second input transducer in the forward supplemental code. 2. Устройство по п,1, от л ичающеес  тем, что блок управлени  содержит триггеры и элемент И, причем установочные входы триггеров объединены и соединены с входом блока управлени , выход первого триггера соединен с первым входом элемента И, выход которого  вл етс  первым выхо дом блока управлени , пр мой выход второго триггера соединен со вторым входом элемента И и  вл етс  вторым выходом блока управлени , инверсный выход второго триггера  вл етс  третьим выходом блока управлени , Источники информации, прин тые во внимание при экспертизе 1« Авторское свидетельство СССР №406196, к . в 06 F 7/38, 1971. 2, Авторское свидетельство СССР IP 356644, кл. в 06 F 7/38 1970,. (прототип ) .2. The device according to claim 1, which is based on the fact that the control unit contains triggers and an element, and the installation inputs of the triggers are combined and connected to the input of the control unit, the output of the first trigger is connected to the first input of the element I, the output of which is the first output the control unit's home, the direct output of the second trigger is connected to the second input of the AND element and is the second output of the control unit; the inverse output of the second trigger is the third output of the control unit, Information sources taken into account in the examination 1 " USSR author's certificate №406196, to. in 06 F 7/38, 1971. 2, USSR Copyright Certificate IP 356644, cl. in 06 F 7/38 1970 ,. (prototype). n:in: i ff V Yf Kj V yf kj
SU792837097A 1979-10-26 1979-10-26 Digital smoothing device SU864292A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792837097A SU864292A1 (en) 1979-10-26 1979-10-26 Digital smoothing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792837097A SU864292A1 (en) 1979-10-26 1979-10-26 Digital smoothing device

Publications (1)

Publication Number Publication Date
SU864292A1 true SU864292A1 (en) 1981-09-15

Family

ID=20858126

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792837097A SU864292A1 (en) 1979-10-26 1979-10-26 Digital smoothing device

Country Status (1)

Country Link
SU (1) SU864292A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2580452C1 (en) * 2015-03-27 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Казанский государственный энергетический университет" (ФГБОУ ВПО "КГЭУ") Signature smoothing digital device
RU2665906C1 (en) * 2017-07-17 2018-09-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") Self-tuning digital smoothing device
RU2714613C1 (en) * 2019-05-14 2020-02-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") Adaptive digital smoothing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2580452C1 (en) * 2015-03-27 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Казанский государственный энергетический университет" (ФГБОУ ВПО "КГЭУ") Signature smoothing digital device
RU2665906C1 (en) * 2017-07-17 2018-09-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") Self-tuning digital smoothing device
RU2714613C1 (en) * 2019-05-14 2020-02-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") Adaptive digital smoothing device

Similar Documents

Publication Publication Date Title
EA200000462A1 (en) ARITHMETIC DEVICE FOR WORKING WITH FULL NUMBERS WITH MULTIPLE INCREASED ACCURACY
KR950033804A (en) Combined multiplier / shifter and method therefor
SU864292A1 (en) Digital smoothing device
Coronel et al. A note on the existence and stability of an inverse problem for a SIS model
Levere et al. Solving inverse problems for fractional ODEs via the collage theorem
RU2023299C1 (en) Device of fast walsh-hadamard transform
SU942059A1 (en) Self-linear extrapolator
SU1462354A1 (en) Device for fast actual fourier tranformation
SU1383172A1 (en) Automatic x-ray diffractometer for determining residual stress in metals
SU767774A1 (en) Spectral analyzer
SU588544A1 (en) Spectrum analyzer by haar functions
SU970401A1 (en) Analog-digital function converter
SU625205A1 (en) Arrangement for shaping through transfer in parallel adder
SU1290365A1 (en) Correlator device for determining delay random signal
RU2046251C1 (en) Device for detecting site of pipe line damage
SU896632A1 (en) Digital extrapolator
SU1485041A1 (en) Device for registering thermal power
SU545989A1 (en) Information processing device
SU696479A1 (en) Device for determining correlation function maximum
SU868751A1 (en) Multiplier
SU1062692A1 (en) Device for extracting square roots
SU1126911A1 (en) Direction finder
SU771893A1 (en) Telemetry information analysis device
SU989557A1 (en) Pulse-number function generator
SU862151A1 (en) Sine-to-cosine converter