SU851491A1 - Запоминающее устройство - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к запоминающим устройствам и может быть использовано в системах отображени , передачи и обработки дискретной информации. Известны запоминающие блоки и устройства , содержащие накопители с непрерывным обращением к адресам, необходимые дл  отображени  записанной в запоминающем устройстве (ЗУ) информации и индикаторе 1 . Недостатком этих устройств  вл етс  их сложность. Наиболее близким к предлагаемому  вл етс  устройство, содержащее накопитель, адресный счетчик, счетчик записи, формирователь разрещени  записи, элементы И и ИЛИ. В этом устройстве происходит непрерывное последовательное обращение к адресам накопител  и непрерывное считывание информации, отображаемой на индикаторе. Причем, дл  запоминани  адреса места записи в накопителе и подсветки его в индикаторе используетс  фазовый признак 2. Недостатком известного устройства  вл етс  малый объем пам ти, непревыщающий емкости индикатора.Цель изобретени  - увеличение информационной емкости устройства. Поставленна  цель достигаетс  тем, что в запоминающее устройство, содержащее накопитель , информационные входы которого  вл ютс  информационными входами устройства , счетчик адреса, выходы которого подключены к адресным входам первой группы входов накопител , тактовый вход и вход установки счетчика адреса подключены соответственно к первой тактовой шине и к щине установки, счетчик записи, выходы кЬторого подключены к входам первого элемента И, а вход установки счетчика записи подключен к шине установки, формирователь , первый и второй входы которого подключены соответственно к первой управл ющей и второй тактовой шинам, управл ющий вход формировател  подключен к второй управл ющей шине, а его первый и второй выходы подключены соответственно к первому входу второго элемента Ник первому входу первого элемента ИЛИ, второй вход второго элемента И подключен к первой тактовой щине, а его выход - к второму входу первого элемента ИЛИ, выход которого подключен ктактовому входу счетчика записи, дополнительно введены реверсивный адре&ный счетчик, выходы которого подключшы к адресным входам второй группы вхоШв накопител , а вход установки подключ зк шине установки, третий элемент И, первый вход которого подключен к второй управл ющей шине, а его выход - к управл юшему входу накопител , четвертый и п тый элементы И, первые входы которых подключены соответственно к второму и к первому входам формировател , второй и третий элементы ИЛИ, первые входы которых подключены соответственно к выходам четвертого и п того элементов И, вторые входы - соответственно к второй и третьей упрд  ющей шинам, а входы второго и третьи элементов ИЛИ подключены соответственно к первому и к второму входам реверсивного адресного счетчика, дешифратор , входы которого подключены к выходам счетчика адреса, первый и второй выходы подключены к вторым входам четвертого и п того элементов И, выход первого элемента И подключен к третьим входам четвертого и п того элементов И, к синхронизирующему входу формировател  и к второму входу третьего элемента И. На чертеже приведена блок-схема устройства . Запоминающее устройство содержит накопитель 1, счетчик 2 адреса, дешифратор 3, формирователь 4, счетчик 5 записи, реверсивный адресный счетчик 6, блок 7 управлени  индикатором, первый элемент И 8, второй элемент И 9, третий элемент И 10, четвертый элемент И 11, п тый элемент И 12, первый элемент ИЛИ 13, второй элемент ИЛИ 14, третий элемент ИЛИ 15, информационные шины 16, шину 17 управлени  (записи), первую тактовую шину 18, управл ющую шину 19 (редактировани ), шину 20 управлени  вычитани ), вторую тактовую шину 21, управл ющую шину 22 (установки), управл ющую шину 23 (вычитани ) и управл ющую шину 24 (прибавлени ), выход 25 вычитани  формировател , выход 26 добавлени  формировател , выход 27 последнего знака дешифратора, выход 28 первого знака дешифратора. После подачи сигнала установки по шине 22 адресный счетчик 6 и счетчик 5 записи наход тс  в одинаковом фазовом состо нии и синхронно переключаютс  под воздействием тактовых импульсов, поступаюших на тактовые входы по шине 18 первого такта. Коэффициенты счета обоих счетчиков одинаковые и, обычно, равны. емкости индикатора. На первую группу адресных входов накопител  1 поступают коды адреса знаков первой строки (так как счетчик 6 установлен в «О - перва  строка) и на выходах накопител  1 по вл етс  соответствующа  информаци , хранима  по этим адресам в накопителе .-, Эта информаци  поступает в блок 7 управлени  индикатором и отображаетс  на индикаторе (не показйй-). .:Место записи информации определ етс  фазой счетчика 5 (например;-мвм.ект,,когда ,все разр ды счетчика 5 нахОд Ётс  в сбстр нии «О), а. импульс записи вырабатываетс  первым элементом И 8. Момент обрабатывани  элемента И 8 в исходном состо нии соответствует йервому адресу счетчика 2 и при поступлений на шину 17 записи разрешающего сигнала в первый адрес накопител  запишетс  код знака , поступающего по информационным шинам 16. После окончани  сигнала по шине 17 записи срабатывает формирователь 4 и на выходе 25 вычитани  по вл етс  сигнал, запрещающий прохождение одного импульса первого такта через элемент И 9 на .тактовый вход счетчика 5. При этом измен етс  на шаг фаза счетчика 5 по отношению к фазе счетчика 2 (запаздывание). Импульс записи вырабатываетс  элементом И 8 уже в момент, когда на выходах адресного счетчика 2 находитс  код второго адреса. При поступлении второго сигнала записи новый знак запишетс  по второму адресу, а по окончании сигнала записи вновь срабатывает формирователь 4, на выходе 25 по вл етс  сигнал вычитани , запрещающий прохождение еще одного импульса первого такта через элемент И 9 на вход счетчика 5. При этом фаза счетчика 5, а значит место записи нового знака сдвинетс  еще на шаг. Дальнейша  работа устройства при запис« происходит аналогично. После записи предпоследнего знака фаза счетчика 5 соответствует адресу последнего знака строки. Сигнал , вырабатываемый элементом И 8, совпадает при этом по времени с сигналом последнего знака, вырабатываемом дешифратором 3, и поступающим с выхода 27 на вход элемента И 12. При записи еще одного знака сигнал вычитани  с выхода 25 формировател  поступает на вход элемента И 9 и запрещает прохождение одного импульса первого такта на тактовый вход счетчика 5, а также на вход элемента И 12. Этот сигнал совпадает по времени с сигналом элемента И 8, за счет синхронизации формировател  этим сигналом и с сигналом, вырабатываемым дешифратором 3 по выходу 27.Jia выходе элемента И 12 по вл  етс  сигнал, поступающий через элемент ИЛИ 15 на вход сложени  реверсивного адресного счетчика 6. Код адреса строк измен етс  на один шаг, и адресным счетчиком 2 выбираетс  нова  строка. При подаче на шины вычитани  23 и прибавлени  24 импульсов счетчик 6 измен ет свое состо ние, увеличива  или уменьша  номера индицируемых строк. При подаче каждого импульса по какойлибо шине 23 или 24 будет выбиратьс  и индицироватьс  нова  строка.

Дл  индикации места записи информации сигнал с выхода элемента И 8 подаетс  на управл ющий вход блока 7, где используетс  дл  подсветки места записи.. С помощью сигналов по шинам 19 и 20 редакции можно измен ть фазовбег состо 1-«bL- i

ние счетчика 5 записи путем вычитани  импульсов первого такта сигналами вычитани  с выхода 25 формировател  или путем добавлени  импульсов второго такта, поступающих с выхода 26 добавлени  через элемент ИЛИ 13 на тактовый вход счетчика 5.

Если фазы счетчиков 5 и 2 одинаковы, то сигнал элемента И 8 совпадает по времени с сигналом первого знака с выхода 28 дешифратора 3, При этом, по вление импульса добавлени  с выхода 26 формировател , совпадающего по времени с импульсом элемента И 8, приводит к по влению импульса на выходе элемента И 11 и уменьшению кода числа, хранимого в счетчике 6. Таким образом, сигнал элемента И 8 не только указывает место записи, но и разрешает сдвиг счетчика 6 при сдвигах места записи знака за пределы одной строки. Границы строки отмечает дешифратор 3.

Введение в устройство дополнительных элементов и св зей позвол ет увеличить объем хранимой и индицируемой информации до любой требуемой величины. При разр дности адресного счетчика, равной п, число хранимых в накопителе строк равн етс  К 2,

Claims (2)

1.Одуло В. Д. и др. Полупроводникова  буферна  пам ть сисхемы отображени  алфавитно-цифровой информации. Вопросы радиоэлектроники. Сери  ЭВТ, вып. 12, 1975.

2.Авторское свидетельство СССР

№ 643973, кл. G 11 С 11/00, 1976 (прототип ).