SU851401A1 - Device for comruting the average of three binary numbers - Google Patents

Device for comruting the average of three binary numbers Download PDF

Info

Publication number
SU851401A1
SU851401A1 SU792750474A SU2750474A SU851401A1 SU 851401 A1 SU851401 A1 SU 851401A1 SU 792750474 A SU792750474 A SU 792750474A SU 2750474 A SU2750474 A SU 2750474A SU 851401 A1 SU851401 A1 SU 851401A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
numbers
average
inputs
analysis
Prior art date
Application number
SU792750474A
Other languages
Russian (ru)
Inventor
Эдуард Викторович Лысенко
Игорь Тимофеевич Скибенко
Олег Евгеньевич Федорович
Original Assignee
Харьковский авиационный институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский авиационный институт filed Critical Харьковский авиационный институт
Priority to SU792750474A priority Critical patent/SU851401A1/en
Application granted granted Critical
Publication of SU851401A1 publication Critical patent/SU851401A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРЕДНЕГО ИЗ ТРЕХ ДВОИЧНЫХ ЧИСЕЛ(54) DEVICE FOR DETERMINING THE MIDDLE OF THREE BINARY NUMBERS

Изобретение относитс  к автомати ке и вычислительной технике и предназначено дл  сравнени  двоичных чисел и выбора среднего из них по величине. Известно устройство сравнени , содержащее регистры, эрлементы И, ИЛ триггеры. Оно предназначено дл  сравнени  двоичных чисел и выбора максимального или минимального числа р-З . Недостатком известного устройств  вл ютс  малые функциональные возможности , так как с его помощью невозможно определить среЗднее по вели чине число. Наиболее близким к предлагаемому  вл етс  устройство дл  выбора среднего йссла, содержащее, схемы ср нени  и п узлов анализа, где п число разр дов сравниваемых чисел. Известное устройство также содержи узел управлени , анализатор результатов сравнени  21. Недостаток такого устройства за ключаетс  в низком быстродействии поскольку результат сравнени  форм руетс  за п - тактов. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс . тем, что в устройстве дл  определени  среднего из трех двоичных чисел, содержащем п узлов анализа, каждый из которых содержит элементы И, ИЛИ, НЕ, элемент запрета, мажоритарный элемент, причем входна  шина каждого t-ro разр да первого, второго и третьего сравниваемых чисел, где I « 1,2,...п, соединена с информационнЕ ми входами первого, второго и третьего элементов запрета 1-го . узла анализа, в каждом узле анализа выходы первого, второго иЧ третьего элементов запрета подключены к первым входам первого, второго.и третьего элементов ИЛИ соответственно, выход первого элемента ИЛИ соединен с первым входом мажоритарного элемента, с первыми входами первого, второго и третьего элементов И и через первый элемент НЕ с первыми входами четвертого, п того и шестого элементов И, выход второго элемента ИЛИ подключен ко второму входу мажоритарного элемента,/ко вторым входам третьего, четвертого и п того элементов И и через второй элемент НЕ ко вторым.входам первого,второго и шестого элементов И, выход третьегоThe invention relates to automation and computing technology and is intended to compare binary numbers and select an average of them in magnitude. A comparator device is known that contains registers, and AND, IL triggers. It is designed to compare binary numbers and select the maximum or minimum number p-3. A disadvantage of the known devices is the low functionality, since with its help it is impossible to determine the average number by number. The closest to the present invention is a device for selecting a mean index, containing, for example, a schema and n analysis nodes, where n is the number of bits of the numbers being compared. The known device also contains a control unit, an analyzer of the results of comparison 21. The disadvantage of such a device lies in the low speed since the result of the comparison is formed in n-steps. The purpose of the invention is to increase the speed of the device. The goal is achieved. in that the device for determining the average of three binary numbers containing n analysis nodes, each of which contains the elements AND, OR, NOT, the prohibition element, the majority element, and the input bus of each t-ro bit of the first, second and third are comparable numbers, where I "1,2, ... n, is connected to the information inputs of the first, second and third elements of the prohibition of the 1st. analysis node, in each analysis node, the outputs of the first, second IC of the third prohibition elements are connected to the first inputs of the first, second and third OR elements, respectively, the output of the first OR element is connected to the first input of the majority element, and the first inputs of the first, second and third elements AND and through the first element is NOT with the first inputs of the fourth, fifth and sixth elements AND, the output of the second element OR is connected to the second input of the majority element, / to the second inputs of the third, fourth and fifth elements And through Ora NOT element vtorym.vhodam to the first, second and sixth AND gates, the output of the third

элемента ИЛИ соединен с третьим входом мажоритарного элемента, с третьими входами второго, четвертого и шестого элементов И и через третий элемент НЕ с третьими входами первог третьего и п того элементов И, выходы первого и четвертого элементов И подключены к первому и второму входам соответственно четвертого элемента ИЛИ, выходы второго и п того элементов И соединены с первым и вторым входами соответственно п того элемента ИЛИ, выходы третьего и шестого элементов И подключены к первому и второму входам шестого элемента ИЛИ, выход К-го элемента ИЛИ i-го уэла анализа, где К 4,5,6, соединен с управл ющим входом {К-3)-го элемента запрета, с первым входом (К+3)-го элемента И и с -третьим входом К-го элемента ИЛИ-(i+1)-го узла анализа, выход ка кдого К-го элемента ИЛИ i-ro узла анализа подключен ко второму входу (К+З)-го элемента И (i+l)-ro узла анализа, а выходы седьмого, восьмого и дев того элементовИ соединены со вторыми входами первого, второго и третьего элементов ИЛИ соответственно.the OR element is connected to the third input of the majority element, with the third inputs of the second, fourth and sixth elements AND, and through the third element NOT with the third inputs of the first third and fifth elements AND, the outputs of the first and fourth elements AND are connected to the first and second inputs of the fourth element respectively OR, the outputs of the second and fifth elements AND are connected to the first and second inputs of the fifth element respectively OR, the outputs of the third and sixth elements AND are connected to the first and second inputs of the sixth element OR, the output K- about the OR element of the i-th analysis analysis, where K 4,5,6, is connected to the control input (K-3) of the prohibition element, with the first input of (K + 3) -th element And and with the third input of K element of the OR- (i + 1) -th analysis node, output of each K-th element OR i-ro analysis node is connected to the second input of (K + 3) -th element AND (i + l) -ro analysis node , and the outputs of the seventh, eighth and ninth elements are connected to the second inputs of the first, second and third elements OR, respectively.

Устройство (фиг.1) содержит п узлов анализа 1, , L,,,,, входные щины разр дов сравниваемых чиселThe device (Fig. 1) contains n analysis nodes 1,, L ,,,,, the input bits of the compared numbers

2/1 / 2 v 2 Г1 3 , Bj , . 4 . 3 , 4 , 4 / входы управлени  5,5,;,,5п, 6,6j,,63 выходы результата 7,7,,7, 8,8, 8а f информационные выходы 9 , Sj ,...9 Каждый узел анализа 1 (фиг.2) содержит элементы ИЛИ 10-12, элементы НЕ 13-15,элементы ИЛИ 16-18, мажоритарный элемент 19, элементы запрета-20-22, элементы И 23,24,25, ...31.2/1 / 2 v 2 Г1 3, Bj,. four . 3, 4, 4 / control inputs 5.5,; ,, 5п, 6,6j ,, 63 outputs of the result 7,7,, 7, 8,8, 8а f information outputs 9, Sj, ... 9 Each node analysis 1 (figure 2) contains the elements OR 10-12, the elements NOT 13-15, the elements OR 16-18, the majority element 19, the elements of the ban-20-22, the elements And 23,24,25, ... 31.

Устройство работает следующим образом.The device works as follows.

На входные шины 2-4 узлов анализа 1 поступают разр ды всех, сравниваемых чисел, каждое из которых  вл етс  п-разр дным двоичным числом . Одновременно на входы управлени  5 ,5,5ь, 6,6,,63 первого уЭла анализа 1 поступает сигнал (логическа  константа 0), разрешающий начать процесс определени  среднего по величине из трех двоичных чисел. Выходы результатов 7,7,,7, 8,8,,82 последнего п-го узла анализа служат дл  индикации тех ч:исел, которые  вл ютс  средним по величине из рассматриваемых чисел .The input buses of 2-4 analysis nodes 1 receive the bits of all the compared numbers, each of which is an n-bit binary number. At the same time, the control inputs 5, 5.5, 6.6,, 63 of the first UE of analysis 1 receive a signal (logical constant 0), which allows starting the process of determining the average of three binary numbers. The outputs of the results 7.7, 7, 8.8,, 82 of the last n-th analysis node serve to indicate those h: isel, which are the average of the numbers in question.

Рассмотрим работу i-го узла аналза 1, где i 1,2,...п на входах управлени  7 , 7 , 7,,. Нулевые сигналы разрешают прохождение сигналов, соответствующих двоичным переменным рассматриваемого i-го разр да и запрещают прохождение сигналов на выходы 8,8л,8 узла анализа. ЕдиничHtsie сигналы обеспечивают противоположное действие. Поэтому с выходовConsider the operation of the i-th node of the analysis 1, where i 1,2, ... n at the control inputs 7, 7, 7 ,,. Zero signals permit the passage of signals corresponding to the binary variables of the considered i-th bit and prohibit the passage of signals to outputs 8.8l, 8 of the analysis node. Single signals provide the opposite effect. Therefore, from the outputs

элементов НЕ, И, ИЛИ каждого из трех чисел на входы мажоритарного элемента . 19 поступают сигналы,соответствующие значени м i-ro разр да сравниваемых чисел,если соответст- вующие этим числам переносы первой группы (i-l)-ro разр да равны нулю, и сигналы, соответствующие значени м (r-l)-ro разр да сравниваемых чисел (т.е. значени м сигналов (i-l)-ro Q разр да переносов второй группы), elements of NOT, AND, OR of each of the three numbers at the inputs of the majority element. 19 signals are received corresponding to the values of the i-ro bits of the compared numbers, if the corresponding transfers of the first group (il) -ro bits are zero, and the signals corresponding to the values of (rl) -ro bits of the compared numbers ( i.e. the values of the signals (il) -ro Q bit of the carry of the second group),

если соответствующие этим числам переносы первой группы (i-l)-ro разр да равны единице.if the hyphens of the first group corresponding to these numbers (i-l) -ro of a bit are equal to one.

Процесс продолжаетс  с 1-го по п-ый узлы анализа, при этом на информационных выходах элемента 19 каждого пройденного разр да формируетс  значение разр да среднего по величине числа.The process continues from the 1st to the 5th analysis nodes, with the information outputs of the element 19 of each passed bit forming the value of the average value of the number value.

Выходы управлени  первой группы 7, 17,,7„ служат дл  указани  на те числа, которые  вл ютс  средними по величине - переносы первой группы , соответствующие этим числам, будут равны логическому О, переносы, 5 соответствующие всем остальнымThe control outputs of the first group 7, 17,, 7 "are used to indicate those numbers that are average in magnitude - the transfers of the first group corresponding to these numbers will be equal to logical O, transfers 5 corresponding to everything else

(отброшенным) числам, равны логической единице.(rejected) numbers equal to a logical one.

Предлагаемое устройство обладает регул рной структурой что удобQ но при его реализации средствами микроэлектронной технологии в виде большой интегральной схемы, а также высоким быстродействием, которое определ етс  тем, что определение и формирование среднего по величине .из двоичных чисел осуществл етс  за один такт и определ етс  лишь временем распространени  -сигналов через п разр дов.The proposed device has a regular structure that is convenient but when it is implemented by means of microelectronic technology in the form of a large integrated circuit, as well as high speed, which is determined by the fact that the determination and formation of the average in size of binary numbers takes place in one clock cycle. only the time of distribution of signals through n bits.

Claims (2)

1.Авторское свидетельство СССР 341032, кл. G Об F 7/02, 1970.1. USSR author's certificate 341032, cl. G About F 7/02, 1970. 2.Авторское свидетельство СССР № 355616,КЛ. G 06 F 7/04, 1970 (прототип).2. USSR author's certificate number 355616, CL. G 06 F 7/04, 1970 (prototype).
SU792750474A 1979-04-09 1979-04-09 Device for comruting the average of three binary numbers SU851401A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792750474A SU851401A1 (en) 1979-04-09 1979-04-09 Device for comruting the average of three binary numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792750474A SU851401A1 (en) 1979-04-09 1979-04-09 Device for comruting the average of three binary numbers

Publications (1)

Publication Number Publication Date
SU851401A1 true SU851401A1 (en) 1981-07-30

Family

ID=20821112

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792750474A SU851401A1 (en) 1979-04-09 1979-04-09 Device for comruting the average of three binary numbers

Country Status (1)

Country Link
SU (1) SU851401A1 (en)

Similar Documents

Publication Publication Date Title
CA1229172A (en) Logic adder circuit
SU851401A1 (en) Device for comruting the average of three binary numbers
SU949651A1 (en) Number comparing device
US5999643A (en) Switched-current type of hamming neural network system for pattern recognition
RU2093888C1 (en) Process for address-rank identification and selection of analog signals
US5644521A (en) Comparator scheme
JP2955733B2 (en) A / D converter for charge signal
SU622078A1 (en) Binary number comparing arrangement
SU907542A2 (en) Device for binary number comparison
SU1691833A1 (en) Apparatus for sorting numbers
SU796840A1 (en) Device for determining number position on numerical axis
SU1166157A1 (en) Device for processing information
SU1180890A1 (en) Device for detecting dead-end situations when servicing requests for resources of computer system
SU864279A1 (en) Number comparator
SU1053100A1 (en) Device for determining average value of odd set of of number
SU840888A1 (en) Device for comparing n binary numbers
SU1606973A1 (en) Device for sorting numbers
SU1191919A1 (en) Device for statistical analyzing of random numbers
SU962968A1 (en) Device for determining crytical path in graph
SU900280A1 (en) Device for comparison of binary numbers
SU1324070A2 (en) Associative memory
SU864280A1 (en) Device for comparing two n-digit numbers
SU959083A1 (en) Job scheduling device
SU962920A1 (en) Device for determining extremum number
SU1649533A1 (en) Numbers sorting device