Claims (1)
Дл этого -В известное устройство на передающей стороне введены последовательно соединенные входной регистр исходной комбинации и распределитель и последовательно соединенные регистр промежуточных результатов и блок свергки при этом первый выход распределител подключен к входу, регистра а;цреса| второй выход - К другому ВХОДУ блока свертки а к управл ющему входу распределител подключен дополнительный выход синхронизатора передачи, дополнительный выход коммутатора подключен. к входу регистра промежуточных результатов , а If а приемной стороне введены накопительный регистр сдвига, выходы которого подключены к входам ключа 38 и дополнительного блока суммировани i при этом выход дополнительного блока суммировани подключен к входу приемного регистра адреса, дополнительный выход второго коммутатора подключен к первому входу накопительного регист ра сдвига, к управл ющему входу которого и к управл ющему входу ключа под ключены соответствующие выходы синхро низатора приема. . На чертеже приведена структурна электрическа схема предлагаемого уст ройства . Устройство дл передачи и приема дискретной информации содержит на передающей стороне входной регистр 1 ис ходной комбинации, распределитель 2, регистр 3 адреса, блок t пам ти, первый коммутатор 5, блок 6 суммировани , датчик 7 параметров преобразовани , синхронизатор У передачи, регистр 9 промежуточных результатов и блок 10 свертки, а на приемной стороне - накопительный регистр 11 сдвига, дополнительный блок 12 суммировани , приемный регистр 13 адреса, дополнительный блок 14 пам ти, второй коммутатор 15, блок 16 вычитани , второй датчик 17 параметров преобразовани , синхронизатор 18 приема и ключ 19. . Устройство работает следую1цим образом . Исходна комбинаци импульсов поступает в входной регистр 1, откуда с помощью распределител 2 отрезки исходной комбинации поочередно посту пают в регистр 3, после чего вьтолн етс преобразование каждого отрезка.. В процессе преобразовани по адресу первого отрезка исходной комбинации из блока 4 считываетс число, поступающее через первый коммутатор 5 в блок 6, где/ происходит суммирование по модулю 21 поступившего числа с комбинацией преобразовани . Результа суммировани поступает в регистр 3, считанный по этому адресу результат П1реобразовани через первый коммутатор 5 записываетс в регистр9. Подо ным образом преобразуютс и другие отрезки исходной комбинации. Резуль таты преобразовани каждого отрезка из регистра 9 вместе с их непреобраз ванными значени ми из распределител 2 поступают в блок 10, откуда резуль тат свертки поступает на выход передающей стороны., На приемной стороне в накопительном регистре I1 накапливаютс принимаемые из канала (на чертеже не показан), преобразованные комбинации. Дл полу-чени исходной комбинации в дополнительном блоке 12 вьтолн етс суммирование прин тых комбинаций. Затем выполн етс обратное преобразование полученной суммы, дл чего эта сумма поступает в приемный регистр 13.. По соответствующему адресу из дополни- : тельного блока 14 считываетс число, поступающее через второй коммутатор 15 в блок 16, где происходит вычитание из него по модулю 2 формируемой вторым датчиком 17 комбинации. Полученный результат вычитани поступает в приемный регистр 13. В результате происходит Считывание из дополнительного блока 14 комбинации результата преобразовани , поступающей в накопительный регистр 11. Из. накопительного регистра 11 через ключ 19 после преобразовани всех отрезков комбинаци результата преобразовани поступает на выход. После записи полученного результата в накопительный регистр 1I, в котором после этого хран тс прин тые комбинации и полученный результат по отрезку, выполн етс их суммирование в дополнительном блоке 12, и цикл преобразовани повтор етс ; Предлагаемое устройство позвол ет повысить достоверность передачи информации при Сравнительно небольшом объеме пам ти. Формула изобретени Устройство дл передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные регистр адреса, блок , первый коммутатор, к управл ющему входу которого подключен синхронизатор передачи и блок суммировани , к другому входу которого подключен выход датчика параметров преОбразова ни , а выход блока суммировани подключен к соответствующему входу регистра адреса, а на приемной стороне - последовательно соединенные приемный регистр адреса, дополнительный блок пам ти, второй коммутатор, к управл ющему входу которого подключен одинFor this, the serially connected input register of the original combination and the distributor and the serially connected intermediate results register and the overlap unit are entered into the known device on the transmitting side. The first output of the distributor is connected to the input, register a; cres | second output - To the other INPUT of the convolution unit and to the control input of the distributor the additional output of the transfer synchronizer is connected, the additional output of the switch is connected. To the input of the intermediate results register, and If If, the receiving side has a cumulative shift register, the outputs of which are connected to the inputs of the key 38 and the additional summation block i, the output of the additional summation block is connected to the input of the receiving address register, the additional output of the second switch is connected to the first input of the shift register, to the control input of which and to the control input of the key are connected the corresponding outputs of the synchronization receiver. . The drawing shows the structural electrical circuit of the proposed device. The device for transmitting and receiving discrete information contains on the transmitter side the input register 1 of the initial combination, the distributor 2, the address register 3, the memory block t, the first switch 5, the summation block 6, the conversion parameter sensor 7, the transmission synchronizer U, the intermediate register 9 results and a convolution unit 10, and on the receiving side - a cumulative shift register 11, an additional summation block 12, an address receiving register 13, an additional memory block 14, a second switch 15, a subtraction block 16, a second sensor 17 s conversion synchronizer 18 and receiving the key 19.. The device works as follows. The original pulse combination enters the input register 1, from which, using the distributor 2, the segments of the original combination are alternately entered into the register 3, after which the conversion of each segment is completed. During the conversion process, the number arriving through the initial segment of block 4 is read the first switch 5 to block 6, where / is the sum modulo 21 of the incoming number with the conversion combination. The result of the summing goes to register 3, the result of the P1 conversion read at this address through the first switch 5 is written to the register 9. Other segments of the original combination are transformed in the same way. The results of the conversion of each segment from register 9, together with their non-transformed values from distributor 2, go to block 10, where the result of the convolution goes to the output of the transmitting side. At the receiving side, accumulative register I1 accumulates received from the channel ), converted combinations. To obtain the initial combination, in an additional block 12, the summation of the received combinations is completed. Then the inverse conversion of the obtained sum is performed, for which this sum goes to the receiving register 13. At the corresponding address from the additional block 14, the number coming through the second switch 15 to the block 16 is read, where it is modulated the second sensor 17 combination. The obtained result of the subtraction enters the receiving register 13. As a result, a combination of the result of the conversion from the additional block 14 to the accumulative register 11 is read. From. cumulative register 11 through the key 19 after converting all the segments, the combination of the result of the conversion is output. After the obtained result is recorded in the cumulative register 1I, in which the received combinations are then stored and the obtained result over the segment, they are summed in an additional block 12, and the conversion cycle is repeated; The proposed device allows to increase the reliability of information transfer with a relatively small amount of memory. The device for transmitting and receiving discrete information, containing on the transmitting side serially connected address registers, a unit, a first switch, to the control input of which a transmission synchronizer and a summing unit are connected, to another input of which the output of the transducer parameter the summation is connected to the corresponding input of the address register, and on the receiving side - serially connected receiving address register, additional memory block, the second comm Tatorey, which is connected to a control input of one
из выходов синхронизатора приема, и блок вычитани , к другому входу которого подключен выход второго датчика параметров преобразовани , а Выход блока вычитани подключен к соответстйующему входу приемного регистра адреса, отличающеес тем, что, с целью повьшени достоверности передачи информации, на передакщей стороне введены последовательно соединенные входной регистр исходной комбинации и распределитель и последовательно соединенные регистр промежуточных результатов и блок свертки, при этом первый выход распределител подключей к входу регистра адреса, второ выход - к другому входу блока свертки а к управл ющему входу распределител подключен дополнительный выход синхронизатора , передачи, дополнительный выход коммутатора подключен к входу регистра промежуточных результатов i, а на приемной стороне введены накопи тельный регистр сдвига, выходы которого подключены к входам ключа и дополнительного блока суммировани , при этом выход дополнительного блока вани подключен к входу приемного регистраадреса, дополнителышй вьосод второго коммутатора подключен к первому входу накопительного регистра сдайга , к управл н цему входу которого и к управл ющему входу ключа подключены соответствующие выходы синхронизатора приема.;from the outputs of the reception synchronizer, and the subtraction unit, to the other input of which the output of the second sensor of conversion parameters is connected, and the output of the subtraction unit is connected to the corresponding input of the receiving address register, characterized in that, in order to increase the reliability of information transfer, serially connected on the transmitting side the input register of the original combination and the distributor and the intermediate results register and the convolution block connected in series, the first output of the distributor being connected it is connected to the input of the address register, the second output is to another input of the convolution unit, and an additional synchronizer output is connected to the control input of the distributor, a transfer, an additional output of the switch is connected to the input of intermediate results register i, and an accumulator shift register is entered on the receiving side connected to the inputs of the key and the additional summation unit, while the output of the additional van unit is connected to the input of the receiving registrar address, additional view of the second switch connected to the first input of the storage register sdayga, n to the control input of which tsemu and a control input connected to the key receiving respective outputs of the synchronizer .;
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
I. Авторское свидетельство СССР № 559417, кл. Н 04 L 1/10 J97I ( прототип ) .I. USSR Copyright Certificate No. 559417, cl. H 04 L 1/10 J97I (prototype).