SU849203A1

SU849203A1 - Device for code comparison

Info

Publication number: SU849203A1
Application number: SU792795131A
Authority: SU
Inventors: Леонид Суренович Хуршудян; Игорь Николаевич Чигарков
Original assignee: Предприятие П/Я М-5629
Priority date: 1979-07-09
Filing date: 1979-07-09
Publication date: 1981-07-23

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ(54) DEVICE FOR COMPARING CODES

1one

Изобретение относитс к цифровой технике и может найти применение в дерной электронике при построении многоканальных мажоритарных схем совпадений с цифровым отбором числа сработавших каналов регистрации.The invention relates to digital technology and can be used in nuclear electronics in the construction of multichannel majority coincidence circuits with digital selection of the number of activated registration channels.

Известны пороговые детекторы из N наносекундного диапазона, основанные на преобразовании естественного числа М поступивших входных сигналов в двоичный код и последующем его анализе посредством соответствующих комбинационных схем, которые в вычислительной технике относ т к схемам сравнени кодов. В этом устройстве число сработавших М из N каналов () преобразуетс в четырехразр дный двоичный код (М 8) и через- три логических элемента И, св занных с трем младшими по весу выходами дешифратора, подаетс на входы трехразр дного дешифратора. Вторые сигнальные входы этих; элементов И подключены к инверсному, старшему по весу, четвертому выходу шифратора, к пр мому выходу которого подключен один из выходных вентилей декодирующей схемы с приоритетом. Устройство содержит также механический переключатель, с помощью которого устанавливаетс порог селектируй/ щих комбинаций Ll.Known threshold detectors from the N of the nanosecond range are based on converting the natural number M of incoming input signals into binary code and its subsequent analysis by means of corresponding combinational circuits, which in computing are related to code comparison circuits. In this device, the number of triggered M of N channels () is converted into a four-bit binary code (M 8) and three to three logical AND elements associated with the three lower-weight decoder outputs are fed to the inputs of the three-bit decoder. The second signal inputs of these; And elements are connected to the inverse, highest in weight, fourth output of the encoder, to the forward output of which one of the output gates of the decoding circuit with priority is connected. The device also contains a mechanical switch with which the threshold Ll is selected.

Недостатком .такого устройства - вл етс его схемна сложность.The disadvantage of such a device is its circuit complexity.

Наиболее близким к изобретению вл етс устройство дл сравнени кодов, содержащее декодирующий узел с приоритетом, построенный на логических элементах И, И-НЕ и ИЛИ. Схе10 ма этого узла при наличии на его (п+1) входах определенной кодовой комбинации, соответствующей наличию логических сигналов на М из входах шифратора,выдает логическиеClosest to the invention is a device for comparing codes containing a decoding node with a priority, built on AND, AND-NOT and OR gates. A schematic of this node, if there are certain code combinations on its (n + 1) inputs corresponding to the presence of logical signals on M, from the inputs of the encoder, produces logical

15 сигналы на М своих выходах, начина с первого своего выхода. Устройство содержит также два механических переключател и пропускатель логических сигналов с входом запрета.15 signals to M their outputs, starting with his first exit. The device also contains two mechanical switches and a logic signal transmitter with a barring input.

20 с помощью первого переключател сигнальный вход пропускател подключаетс к тому выходу декодирук дего узла,который выдает логический сигнал при условии, что не менее чем на М20, using the first switch, the signal input of the transducer is connected to that output of the decoder node dede, which outputs a logic signal, provided that at least at M

25 JJ3 N 2 входных кандалов шифратора поступают логические сигналы,. Таким образом устанавливаетс нижн граница , селектируемой кодовой комбинации. С помощью второго переключател вход 25 JJ3 N 2 encoder input shackles logical signals are received. In this way, the lower limit of the selectable code combination is established. Using the second input switch

30 запрета пропускател логических сигналов подключаетс к тому выходу декодирующего узла, который выдает сигнал при условии, что на (М+к) из N входных каналов шифратора поступают логические сигналы. Таким образом устананпиваетс верхн граница селектируемой кодовой комбинации 2.30, the logical signal transducer ban is connected to the output of the decoding node, which outputs a signal, provided that (M + K) logical signals are received from the N input channels of the encoder. Thus, the upper limit of the selectable code combination 2 is established.

Недостатки известного устройства заключаютс в необходимости использовани в каждом конкретном случае специфических схемных решений при построении схемы декодирующего узла, в по влении на выходе порогового детекторй неверных импульсов короткой длительности по врем переходных состо ний на выходах кодировщика. В то же врем задание границ кодовой комбинации с помощью механических переключателей вл етс существенным недостатком как с точки зрени обеспечени необходимой помехоустойчивости устройства (в случае анализа наносекундных импульсов), так с точки зрени обеспечени надежной работы устройства.The drawbacks of the known device are the need to use in each particular case specific circuit solutions when constructing a decoding node, in the appearance of the output of the threshold detector of incorrect pulses of short duration during transient conditions at the encoder outputs. At the same time, the specification of the limits of a code combination with the help of mechanical switches is a significant drawback both from the point of view of ensuring the necessary noise immunity of the device (in the case of nanosecond pulse analysis) and from the point of view of ensuring reliable operation of the device.

Кроме того, недостатком вл етс отсутствие возможности задани границ кодовой комбинации программным путем.In addition, the disadvantage is the inability to set the boundaries of the code combination programmatically.

Цель изобретени - повышение помехозащищенности устройства и расширение его области применени за счет заданий границ кодовых комбинаций программным путем.The purpose of the invention is to increase the noise immunity of the device and expand its scope by setting the limits of code combinations programmatically.

Поставленна цель достигаетс тем, что в устройстве, содержащем шифратор , два селектора-мультиплексора, каждый из которых состоит из элементов И, ИЛИ, ИЛИ/ИЛИ-НЕ, причем . каждый i-и информационный вход селектора-мультиплексора , где i 1,2,..., п, соединен с первым входом i-ro элемента И, выход каждЬго из которых подключен к i-му входу элемента ИЛИ выход которого соединен с выходом селектора-мультиплексора, j-й адресный вход селектора-мультиплексора, где j l,2,...,m, m , подключен-к входу j-ro элемента ИЛИ/ИЛИНЕ , причем пр мой выход казвдого j-ro элемента ИЛИ/ИЛИ-НЕ соединен с (j+l)-MH входами . (1,2,..., ),The goal is achieved by the fact that, in a device containing an encoder, there are two selector-multiplexers, each of which consists of AND, OR, OR / OR-NOT elements, and moreover. each i-and information input of the selector-multiplexer, where i 1,2, ..., p, is connected to the first input of the i-ro element I, the output of each of which is connected to the i-th input of the element OR the output of which is connected to the output of the selector -multiplexer, jth address input of the selector-multiplexer, where jl, 2, ..., m, m, is connected to the input of the j-ro element OR / ORINE, and the direct output of each j-ro element OR / OR NOT connected to (j + l) -MH inputs. (1,2, ...,),

каждого j-ro элемента ИЛИ/ИЛИ-НЕ подключен к (j+2)-ым входам (j- + 1,...each j-ro element OR / OR-NOT connected to (j + 2) -th inputs (j- + 1, ...

2Fir) (2 +1,. . . , n) -го элементов2Fir) (2 +1, ..., n) -th elements

И, вход синхронизации селектора-мультиплексора соединен через элемент НЕ с (го+1)-ми входами элементов И, источник единичной логической константы , элемент И, элемент запрета,две группы элементов И, два задатчика границ кодовых комбинаций, к-{ выход первого задатчика границ кодовый комбинаций, где к 1,2,.,.,(п-1), соединен с первым входом к-го элемента .И первой группы, выход каждого к-го элемента И подключен к второму входу (к+1)-го элемента И первой 5 г руппы и к-му информационному входу первого селектора-мультиплексора, каждый к-й выход второго задатчика границ кодовых комбинаций, где к 1,2,...,(п-1), соединен с первымAnd, the synchronization input of the selector-multiplexer is connected through the element NOT with the (th + 1) -th inputs of the elements AND, the source of the unit logical constant, the element AND, the prohibition element, two groups of elements AND, two sets of limits of code combinations, k- {output of the first setpoint boundaries code combinations, where to 1,2,.,., (n-1), is connected to the first input of the k-th element. And the first group, the output of each k-th element And connected to the second input (to + 1) element of the first And the first 5 g of the group and to the k-th information input of the first selector-multiplexer, each to the second output of the second sensor of the boundaries of code combinations, where k 1,2, ..., (p-1), is connected to the first

Q входом к-го элемента И второй группы, , выход каждого к-го элемента И второй группы подключен к второму входу (к+1) элемента И второй группы и к-му входу второгр селектора-мультиплексора , вторые входы первых элементовQ input of the k-th element of the second group,, the output of each k-th element of the second group is connected to the second input (to +1) of the element And the second group and k-th input of the second selector-multiplexer, the second inputs of the first elements

5 и первой и второй групп соединены с выходом источника единичной логической константы, информационные входы устройств-а соединены с входами шифратора , каждый j-й выход которого,5 and the first and second groups are connected to the output of the source of a single logical constant, the information inputs of the device are connected to the inputs of the encoder, each j-th output of which

0 где ,2,...,т, подключен к j-ым адресным входам первого и второго селекторов-мультиплексоров, т+1 выход шифратора соединен с п-ми информационными входами селекторов-мульти5 плексоров, выход первого селекторамультиплексора подключен к-информационному входу элемента запрета и первому выходу устройства, выход второго селектора-мультиплексора соеQ динен с первым входом элемента И, второй вход которого подключен к. управл ющему выходу второго задатчика границ кодовых комбинаций, а выход - к второму выходу устройства и0 where, 2, ..., t, is connected to the j-th address inputs of the first and second selectors-multiplexers, t + 1 output of the encoder is connected to the n-th information inputs of selectors-multi5 plexors, the output of the first selector-multiplexer is connected to the-information input the prohibition element and the first output of the device, the output of the second selector-multiplexer is connected to the first input of the element I, the second input of which is connected to the control output of the second setter of code combination boundaries, and the output to the second output of the device and

- управл ющему входу элемента запрета, выход которого соединен с третьим выходом устройства, вход синхрони- . зации устройства подключен к входам синхронизации селекторов-мультиплексоров .- the control input of the prohibition element, the output of which is connected to the third output of the device, the input is synchronized. device is connected to the synchronization inputs of selector-multiplexers.

0 На чертеже представлена блок-схема устройства дл случа п 8, m riog,jnj 3. 0 The drawing shows the block diagram of the device for cases n 8, m riog, jnj 3.

Устройство содержит 2 -входовой () шифратор , к m входам которогоThe device contains a 2-input () encoder, to the m inputs of which

5 в пор дке возрастани .их разр дности подключены m адрес- ных входов однотипных селекторов-мультиплексоров 2 и 3. Нулевые информационные входы мультиплексоQ ров 2 и 3 св заны с {т+1)-м (старшим ) выходом шифратора 1, а к каждoм из оставшихс ()7 информационным входам мультиплексоров 2 и 3 подключены две группы логических элементов 4 и 5 И так, что. один из5 in order of increasing their size, m address inputs of the same type multiplexers 2 and 3 are connected. The zero data inputs of multiplexers 2 and 3 are connected to the (t + 1) th (senior) output of the encoder 1, and each of the remaining () 7 information inputs of multiplexers 2 and 3 are connected to two groups of logic elements 4 and 5 And so that. one of

сигнальных выходов последнего (седьмого ) в каждой из этих групп логи . ческих элементов .4 и 5 И подключен к источнику б посто нного уровн логической 1.. Остальные сигнальные signal outputs of the last (seventh) log in each of these groups. elements 4 and 5 and connected to the source of a constant level logic level 1 .. The remaining signal

Claims

0 inputs of the first group of logic elements 4 And in the linear order are connected to (2 -1) 7 output terminals of the setter 7, the lower limit of the code combination, & The remaining signal inputs of logic elements 5 I are connected to () 7 output terminals of the setpoint adjuster 8 of the upper limit of the code combination. The output of multiplexer 2 is connected to the signal input of prohibition element 9, the input of which multiplexer 3 is connected to the inhibit input. At that, the output of multiplexer 3 can be connected to the prohibition input of element 9 via element 10 I, the second signal input of which can be connected to the eighth output terminal of the setter 8, and the gated inputs from multiplexers 2 and 3 are connected directly. The device works as follows. The boundaries of the selectable code combination (window) are set by supplying a level O from one setpoint 7 and 8 to one of their respective output terminals, which leads to blocking all previous, except for zero, weight information inputs each of multiplexers 2 and 3. When on the outputs of the encoder 1 of a certain code combination, which can unlock the information input of multiplexer 2, to which the logical level O is not forcibly fed, a logical signal is output at the output of the multiplex 2; 1. This signal is transmitted to the output of the device if the prohibition of element 9 is not received at the input .1 signal from multiplexer 3, i.e. if the given code combination (binary code) of the encoder 1 does not exceed the upper limit of the window of selectable combinations specified in advance by the unit 8. The setting of the upper limit of the selectable combination is carried out by applying from the setter 8 uro n C to the signal input of the last element in the group of 5 I. At the same time, with the exception of the zero information input of the multiplexer 3, all the other information inputs are blocked. Then all the sign combinations that are output by the encoder 1 to the address inputs of the 3iHe multiplexer trigger the multiplexer 3 and, therefore, block the prohibition element 9. Multiplexer 3 generates a prohibition signal only in the case when logical signals are sent to all N inputs of encoder 1 at the same time. For the case of m 3, this results in a binary code 1000 at the outputs of the encoder 1. Due to the supply of address multiplexer M code combination 000, permission is given to skip signal 1 of the zero information input of the multi-hexagon 3, which results in blocking prohibition element 9. When it is necessary to register only those code combinations that correspond to simultaneous input of signals to all N inputs of the encoder 1, similarly from the setting unit 7, the signal input of the last element 4 in the group And the level O is fed, and the multiplexer 3 blocks are fed, for example, by feeding setpoint 8 level O to the input of element 10 I. In those cases when it is necessary to turn off the device, the levels O are fed to the same terminals of the settings 7 and 8. The noise level at the output of the device drops almost completely to neglect In winter value. The antiphase outputs of multiplexers 2 and 3 mutually suppress the transmission to the device output of incorrect short duration pulses during transients at the output of the encoder 1, and the fixing of the boundaries of selectable combinations is not associated with the necessity of switching signal circuits in the transmitting path of the detector itself, thereby increasing sharply the reliability of the device and its manufacturing technology are greatly simplified. Since the setting of the lower and upper bounds from setters 7 and 8 is also performed by the linear position code, this operation can be carried out not only with a mechanical switch, but also with the help of a t-bit decoder of 2 different commands specified by a computer already in binary Koiie, . which expands the field of application of the device. The invention provides a compact implementation on its basis of program-controlled multichannel majority nanosecond coincidence schemes with digital selection in the CAMAC standard. Claims A device for comparing codes containing an encoder, two selector multiplexers, each of which consists of AND, OR, OR / OR-NOT elements, each i and information input of the selector-multiplexer, where i 1,2, ..., p connected to the first input of the i-th element, the output of each of which is connected to the i-th input of the OR element, the output of which is connected to the output of the multiplexer, the j-th address input of the selector-multiplexer, de jl, 2, ... ., m, m, is connected to the input of the j-ro element LEE / OR-NOT, and the direct output of each j-ro element OR / OR-NOT is connected nn c (j + l) -MH inputs (1,2 ..., P t f, l P / P 2J-) 2l +, ... 2Ty-,. +. . ,,) - s of elements AND, the inverse output of each j-th element OR / / / OR-NOT connected to (j4-2) -th inputs / l J P / p. 1 V-2J f. . ., A / R elements AND, the synchronization input of the selector-multiplexer is connected through the element NOT with (m + 1) -s inputs of elements AND, the source of the unit logical constant, the element AND; prohibition element, two groups of And elements, two handlers of code combination boundaries. the kth output of the first setter of the boundaries of code combinations, where k 1,2, ..., (p-1), is connected to the first input of the k-th element. And the first group, the output of each K-th element And connected to the second input (to + 1) -th element And the first group and the k-th information input of the first selector-multiplexer, each k-th output of the second gate1; q code combinations, where k 1,2, ..., (p-1), is connected to the first input of the k-th element of the second group, the output of each k-th element of the second group is connected to the second input (to + 1) the element of the second group and to the th input of the second selector multiplexer, the second inputs of the first elements of the first and second groups are connected to the output of the source of a single logical constant, differing from the fact that, in order to increase the noise immunity of the device and expand its scope by defining the boundaries of code combinations programmatically, it contains information These inputs of the device are connected to the inputs of the encoder, each j-th output of which, where jl, 2 ,, .., m, is connected with the Kj-th address inputs of the first and second selector-multiplexers, m + 1 output of the encoder is connected to the n-th information the inputs of the selectors-multiplexers, the output of the first selector-multiplexer is connected to the information input of the prohibition element and the first output of the device, the output of the second selector-multiplexer is connected to the first input of the And element, the second input of which is connected to the control output of the second setpoint controller code new combinations, and the output is to the second output of the device and the control input of the prohibition element, the output of which is connected to the third output of the device, the synchronization input of the device is connected to the synchronization inputs of the selector-multiplexers. Sources of information taken into account in the examination 1.lEEETransgn Nuclea.r M. Sc., 1972, № 1, p. 526, fig. eight.

2. Basiladze S.G. and Gvozdev V.M. PTE, 1974, b, c. 79, Fig. 3 (about, totype).