SU843269A1 - Code shaping device - Google Patents
Code shaping device Download PDFInfo
- Publication number
- SU843269A1 SU843269A1 SU792817682A SU2817682A SU843269A1 SU 843269 A1 SU843269 A1 SU 843269A1 SU 792817682 A SU792817682 A SU 792817682A SU 2817682 A SU2817682 A SU 2817682A SU 843269 A1 SU843269 A1 SU 843269A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- counter
- code
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ КОДА(54) DEVICE FOR FORMING CODE
1one
Изобретение относитс к радиотехнике н может использоватьс , например, дл адаптивного преобразовани двоичной информации в код посто нного веса в системах радиосв зи с адаптацией по скорости передачи .The invention relates to radio engineering, which can be used, for example, for adaptively converting binary information into a constant weight code in radio communication systems with transmission rate adaptation.
Известно устройство дл формировани кода, содержащее первый счетчик, выход которого через первый логический блок подключен к первому входу регистра сдвига, второй вход которого соединен с выходом первого элемента ИЛИ, один вход которого соединен с первым входом первого счетчика, с вторым входом первого логического блока, третьим входом регистра сдвига и выходом второго счетчика 1.A device for generating a code is known comprising a first counter, the output of which through the first logic block is connected to the first input of the shift register, the second input of which is connected to the output of the first OR element, one input of which is connected to the first input of the first counter, to the second input of the first logical block, the third input of the shift register and the output of the second counter 1.
Однако известное устройство не обеспечивает достаточной точности формировани кода.However, the known device does not provide sufficient code generation accuracy.
Цель изобретени - повышение точности формировани .The purpose of the invention is to improve the formation accuracy.
Поставленна цель достигаетс тем, что в устройство дл формировани кода, содержащее первый счетчик, выход которого через первый логический блок подключен к первому входу регистра сдвига, второй входThe goal is achieved by the fact that the device for generating a code containing the first counter, the output of which through the first logic block is connected to the first input of the shift register, the second input
которого соединен с выходом первого элемента ИЛИ, один вход которого соединен с первым входом первого счетчика, вторым входом первого логического блока, третьим входом регистра сдвига и выходом второго счетчика, введены блок управлени , второй элемент ИЛИ, три блока элементов И, рещающий блок, сумматор и второй логический блок, выход которого через сумматор подключен к первому входу решающего блока, первый выход которого соединен сwhich is connected to the output of the first element OR, one input of which is connected to the first input of the first counter, the second input of the first logic block, the third input of the shift register and the output of the second counter, entered the control unit, the second OR element, three blocks of elements AND, decisive block, adder and the second logic block, the output of which through the adder is connected to the first input of the decision block, the first output of which is connected to
входом блока управлени , первый выход которого подключен к второму входу решающего блока, второй выход которого соединен с втор,ым входом первого счетчика, одним входом первого блока элементов И и первым входом второго счетчика, к второму вхоДУ которого подключен выход второго элемента ИЛИ, входы которого соединены с выходами второго блока элементов И, один вход которого соединен с вторым выходом блока управлени , третьим входом логического блока и одним входом третьего блока элементов И, выходы которого подключены к другим входам первого элемента ИЛИ, причем соответствующие выходы регистра сдвига подключены к другим входам блоков элементов И, а третий выход решающего блока соединен с входом втор.ого логического блока. . На чертеже приведена структурна электрическа схема предлагаемого устройства. Устройство содержит первый счетчик 1, первый логический блок 2, регистр 3 сдвига , первый элемент ИЛИ 4, второй счетчик 5, блок 6 управлени , второй элемент ИЛИ 7, три блока 8, 9 и 10 элементов И, решающий блок 11, сумматор 12, второй логический блок 13. Устройство работает следующим образом. Допустим, имеетс п 24 канала, ш 12, т. е. на 24 позици х передаютс ко довые слова посто нного веса m 12, следовательно всего, может быть передана 2704156 кодовых слов. В известном устройстве дл этого прищлось бы хранить в логическом блоке более 100000 представителей . В предлагаемом устройстве все п позиций разбиваютс на несколько групп, т. е. в данном случае все п 24 позиции разбиваютс на 4 группы по п i 6 символов и на каждой группе генерируетс С| кодовых слов посто нного веса m 3, так что во всех четырех группах суммарный вес ока; зываетс равным 12. Поскольку функци Са достигаетс максимума при b а/2, то целесообразно всегда разбивать таким образом , чтобы это условие соблюдалось. Дл генерировани всех кодовых Jcлoв кода С 5 достаточно помнить всего Св 20/6 t 4 представител следующего вида: 111000, 110100, 1100.10, 101010. Сдвиг этих представителей образует все кодовые слова кода посто нного веса С,. Четыре таких кода Сб образуют (С|) (20) 1, кодовых слов. Если теперь в процессе работы адаптивНОИ системы св зи длительность символа увеличиваетс так, что вместо 24 можно использовать 25 частотных подканалов, то вместо одного из кодов С, используетс код С, если можно использовать 26 позиций, то два кода С и т. д. Пусть, например, число частотных позиций мен етс от 24 до 32, тогда необходимо использовать коды от Cf/i до Cg и в логическом блоке помнить четыре представител кода С, п ть представителей кода С, и семь представителей кода Cg, всего 16 представителей, что значительно меньше числа 10, необходимого дл кода CjJ. При переходе от кода С к коду С, число передаваемых кодовых слов мен етс от 1,6 10 до (С|) (56) Sr 9,2-10, т. е. адаптивно растет скорость передачи, что компенсирует ее снижение за счет увеличени длительности символа. В исходном состо нии в первом логическом блоке 2 записаны все представители используемых кодов посто нного веса (например , в услови х рассмотренного примерно 16 представителей). Со входа 14 в сумматор 12 записываетс исходное двоичное число, которое должно быть преобразовано в код посто нного веса. Со входа 15 поступают в блок 6 управлени управл ющие сигналы , которые свидетельствуют о том, какими кодами посто нного веса следует работать . Пусть, например, вначале необходимо работать кодами С|. Сигналы с блока 6 управлени поступают на блоки 9 и 10 элементов И, разреща прохождение сигнала через те элементы И, которые присоединены к щестому элементу регистра 3 сдвига . Из логического блока 2 в регистр 3 сдвига записываетс первый представитель кода Сз 111000. Далее по сигналу с блока 6 управлени начинает работать рещающий блок 11. Поскольку С| 20, и используютс четыре таких последовательного передаваемых кода , то это эквивалентно передаче четырех разр дов кода с основанием 20, и следовательно , задача заключаетс в определении коэффициентов в записи исходного числа вида flio(20)o + i|(20) + г(20)« + е(з(20)з, где все otj 20. Поэтому рещающий блок 11 содержит р д логических элементов, которые поочередно определ ют, вл етс ли записанное в сумматоре 12 число больщим, чем 20, затем 20 и т. д. пусть, например, записанное в сумматоре 12 число В 20 .Тогда с соответствующего опознавател решающего блока 11 сигнал поступает на логический блок 13, по сигналу с которого из сумматора 12 вычитаетс число 20. Одновременно производитс сдвиг в регистре 3 сдвига, так что в нем оказываетс записаным следующее слово кода посто нного веса. Циклический сдвиг в регистре 3 сдвига происходит с обратной св зью через блок 10 элементов И и элемент ИЛИ 4. Одновременно символы «1 через блок 9 элементов И и элемент ИЛИ 7 поступают в счетчик 5 веса. После осуществлени п-1 сдвига счетчик 5 веса фиксирует наличие m символов «1 сигнал с его выхода обнул ет содержание регистра 3 сдвига, записывает в него новое значение представител из логического блока 2 и переводит счетчик 1 представителей в следующее состо ние, выбира тем самым нового представител в логическом блоке 2. Так происходит до тех пор, пока записанное в решающем блоке 11 число не оказываетс меньше 20. В этот момент с другого выхода решающего блока 11 поступает сигнал на блок 8 элементов И, и первое слово кода посто нного веса, соответствующее коэффициенту а.з в записи исходного числа, поступает на выход 16.the input of the control unit, the first output of which is connected to the second input of the decision unit, the second output of which is connected to the second input of the first counter, one input of the first block of AND elements and the first input of the second counter, to the second input of which the output of the second OR element, whose inputs connected to the outputs of the second block of elements And, one input of which is connected to the second output of the control unit, the third input of the logic unit and one input of the third block of elements And whose outputs are connected to other inputs ervogo OR gate, the respective outputs of the shift register are connected to the other inputs of the AND element blocks, and a third output deciding unit connected with the input logical block sec. . The drawing shows a structural electrical circuit of the proposed device. The device contains the first counter 1, the first logical block 2, the shift register 3, the first element OR 4, the second counter 5, the control block 6, the second element OR 7, three blocks 8, 9 and 10 elements AND, the decisive block 11, the adder 12, the second logical block 13. The device operates as follows. Suppose there are n 24 channels, w 12, i.e., code words of constant weight m 12 are transmitted to 24 positions, therefore, 2704156 code words can be transmitted in total. In a known device, this would have to be stored in a logical block of more than 100,000 representatives. In the proposed device, all n positions are divided into several groups, i.e., in this case, all n 24 positions are divided into 4 groups of n i 6 characters and C | code words of constant weight m 3, so that in all four groups the total weight of the eye; is equal to 12. Since the Ca function is maximized at b a / 2, it is advisable to always split it in such a way that this condition is met. To generate all code codes of code С 5, it is enough to remember all St 20/6 t 4 representatives of the following form: 111000, 110100, 1100.10, 101010. The shift of these representatives forms all code words of a constant weight code C ,. Four such Sb codes form (C |) (20) 1, code words. If now during the operation of an adaptive communication system, the symbol duration is increased so that instead of 24 you can use 25 frequency subchannels, then instead of one of the C codes, the C code is used, if 26 positions can be used, then two C codes, etc. Let for example, the number of frequency positions varies from 24 to 32, then it is necessary to use codes from Cf / i to Cg and in the logic unit remember four representatives of the C code, five representatives of the C code, and seven representatives of the Cg code, 16 representatives in total, that significantly less than the number 10 required for cjj code. During the transition from code C to code C, the number of transmitted code words changes from 1.6 10 to (C |) (56) Sr 9.2-10, i.e. the transmission rate adaptively increases, which compensates for its reduction due to increase the duration of the character. In the initial state, in the first logical block 2 all representatives of the used codes of constant weight are recorded (for example, under the conditions considered by about 16 representatives). From input 14 to adder 12, the original binary number is written, which must be converted to a constant weight code. From input 15, control signals are sent to control unit 6, which indicate which codes of constant weight should be operated. Suppose, for example, that you first need to work with the C | The signals from the control unit 6 are fed to the blocks 9 and 10 of the AND elements, allowing the signal to pass through the AND elements that are connected to the soft element of the shift register 3. From the logical block 2 to the shift register 3, the first representative of the Cz 111000 code is written. Then, according to the signal from the control block 6, the decisive block 11 starts operating. Since C | 20, and four such consecutive transmitted codes are used, this is equivalent to transmitting four bits of the code with a base of 20, and therefore the task is to determine the coefficients in writing the original number of the form flio (20) o + i | (20) + g (20 ) "+ E (s (20) s, where all otj 20. Therefore, decisive block 11 contains a number of logical elements, which determine in turn whether the 12 number recorded in the adder is greater than 20, then 20, and so on . Let, for example, the number B 20 recorded in the adder 12. Then from the corresponding identifier of the decision block 11 si The signal arrives at logic block 13, the signal from which the number 20 is subtracted from adder 12. Simultaneously, shift is made in shift register 3, so that the next word of the constant weight code is written in. Cyclic shift in shift register 3 occurs with feedback through the block 10 elements AND and the element OR 4. At the same time, the symbols “1 through the block 9 elements AND and the element OR 7 enter the weight counter 5. After the p-1 shift has been performed, the weight counter 5 records the presence of m characters. The 1 signal from its output zeroes the contents of the 3 shift register, writes the new value of the representative from logic unit 2 to it, and transfers the counter of 1 representatives to the next state, thereby selecting representatives in logic block 2. This happens until the number written in the decision block 11 is less than 20. At this moment, the signal from the output of the decision block 11 to the block 8 of AND elements and the first word of the constant weight code The appropriate ratio AZ recording the original number, is supplied to output 16.
Одновременно этот же сигнал обнул ет счетчик 5 веса и счетчик 1 представителей, так что логический блок 2 вновь записывает первого представител .At the same time, the same signal zeroed the weight counter 5 and the counter 1 representatives, so logic 2 again records the first representative.
Теперь в сумматоре 12 осталось записанным число BI . В работу вступает второй опознаватель решающего блока 11, который сравнивает число Bi с .величиной 20. Пусть например, . Тогда сразу с этого опознавател решающего блока 11 поступает сигнал на входы счетчика 5 веса и счетчика 1 представителей , подтвержда их нулевое состо ние, а также на вход блока 8 элементов И и на выход 16 поступает следующее кодовое слово кода С, соответствующее cii 0. Затем число Bt сравниваетс с 20 и если В 1 20, то аналогично определ етс коэффициент cti и соответствующее кодовое слово поступает на выход 16.Now in the adder 12 left the number of BI recorded. A second identifier of the decision block 11 enters the work, which compares the number Bi with the value of 20. Let, for example,. Then immediately from this decisive unit identifier, a signal arrives at the inputs of the weight counter 5 and the counter of 1 representatives, confirming their zero state, as well as the input of the block 8 elements And the output 16 receives the following code word C, corresponding to cii 0. Then the number Bt is compared with 20 and if B is 1 20, then the coefficient cti is determined similarly and the corresponding codeword is output 16.
Если в какой-то момент времени оказываетс возможным использовать больше 24 подканалов, то соответствующий сигнал со входа 15 поступает в блок 6 управлени .. В зависимости от числа подканалов с блока 6 управлени подаютс разрещающие сигналы на входы соответствующих элементов И из блоков 9 и 10 элементов И, а сигналом в логический блок 2 разрешаетс запись соответствующих представителей в регистр 3 сдвига. В остальном работа устройства аналогична .If at any moment it becomes possible to use more than 24 subchannels, then the corresponding signal from input 15 enters control block 6. Depending on the number of subchannels from control block 6, the enable signals are fed to the inputs of the corresponding And elements from blocks 9 and 10 of elements And, and the signal to the logical block 2 allows the recording of the corresponding representatives in the shift register 3. The rest of the device is similar.
Таким образом, предлагаемое устройство может работать в адаптивном режиме, т. е. может использоватьс в системах. с адаптацией по скорости передачи, когда вследствие увеличени длительности передаваемых символов и сужени их спектра можно увеличить число передаваемых сигналов, кроме того предлагаемое устройство гораздо проще, чем устройство дл кода С 4Формула изобретени Thus, the proposed device can operate in an adaptive mode, i.e. it can be used in systems. with adaptation according to the transmission speed, when, due to the increase in the duration of the transmitted symbols and the narrowing of their spectrum, the number of transmitted signals can be increased, moreover, the proposed device is much simpler than the device for code C 4
Устройство дл формировани кода, содержащее первый счетчик, выход которого через первый логический блок подключен к 5 первому входу регистра сдвига, второй вход которого соединен с выходом первого элемента ИЛИ, один вход которого соединен с первым входом первого счетчика, вторым входом первого логического блока, третьим входом регистра сдвига и выходом второгоA device for generating a code containing the first counter, the output of which through the first logic block is connected to 5 the first input of the shift register, the second input of which is connected to the output of the first OR element, one input of which is connected to the first input of the first counter, the second input of the first logical block, the third the input of the shift register and the output of the second
0 счетчика, отличающеес тем, что, с целью повышени точности формировани , введены блок управлени , второй элемент ИЛИ, три блока элементов И, рещающий блок, сумматор и второй логический блок, выход которого через сумматор подключен к первому входу рещающего блока, первый выход которого соединен с входом блока управлени , первый выход которого подключен к второму входу решающего блока, второй выход которого соединен с вторым входом первого0 counter, characterized in that, in order to improve the formation accuracy, a control block, a second OR element, three AND block blocks, a deciding block, an adder and a second logic block, whose output through the adder is connected to the first input of the block block, whose first output is entered connected to the input of the control unit, the first output of which is connected to the second input of the decision unit, the second output of which is connected to the second input of the first
0 счетчика, одним входом первого блока элементов И и первым входом второго счетчика, к второму входу которого подключен выход второго элемента ИЛИ, входы которого соединены с выходами второго блока элементов И, один вход которого соединен с вто рым выходом блока управлени , третьим входом логического блока и одним входом третьего блока элементов И, выходы которого подключены к другим входам первого элемента ИЛИ, причем соответствующие вы- ходы регистра сдвига подключены к дру гим входам блоков элементов И, а третий выход рещающего блока соединен с входом второго логического блока.0 of the counter, one input of the first block of AND elements and the first input of the second counter, to the second input of which the output of the second OR element is connected, the inputs of which are connected to the outputs of the second block of AND elements, one input of which is connected to the second output of the control unit, the third input of the logic unit and one input of the third block of elements AND whose outputs are connected to other inputs of the first element OR, and the corresponding outputs of the shift register are connected to other inputs of the blocks of elements AND, and the third output of the decisive block and is connected to the input of the second logic unit.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1. Авторское свидетельство СССР № 448.592, кл. Н 03 К 13/03, 1972 (прототип ).1. USSR author's certificate No. 448.592, cl. H 03 K 13/03, 1972 (prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792817682A SU843269A1 (en) | 1979-09-05 | 1979-09-05 | Code shaping device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792817682A SU843269A1 (en) | 1979-09-05 | 1979-09-05 | Code shaping device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU843269A1 true SU843269A1 (en) | 1981-06-30 |
Family
ID=20849781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792817682A SU843269A1 (en) | 1979-09-05 | 1979-09-05 | Code shaping device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU843269A1 (en) |
-
1979
- 1979-09-05 SU SU792817682A patent/SU843269A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0098153B1 (en) | Digital data code conversion circuit for variable-word-length data code | |
US5382955A (en) | Error tolerant thermometer-to-binary encoder | |
US3754237A (en) | Communication system using binary to multi-level and multi-level to binary coded pulse conversion | |
US5696791A (en) | Apparatus and method for decoding a sequence of digitally encoded data | |
US4377806A (en) | Parallel to serial converter | |
GB2049371A (en) | Modulating and demodulating binary data signals | |
US3588364A (en) | Adaptive encoder and decoder | |
GB1210563A (en) | Data conversion circuit | |
US4155070A (en) | Code-converter with preservation of parity | |
GB2193865A (en) | Maximum length shift register sequence generator | |
SU843269A1 (en) | Code shaping device | |
DE69016063T2 (en) | PCM transmission system. | |
SU558658A3 (en) | Device for transmitting digital information | |
JPS586344B2 (en) | Fugou Kasouchi | |
EP0193592B1 (en) | Method and apparatus for processing digital signals prior to recording | |
GB1200680A (en) | Electrical data transmission system | |
US3134971A (en) | Analog-to-digital converter | |
SU1086449A1 (en) | Device for translating codes in data transmission system | |
SU647682A1 (en) | Constant-weight code-to-binary code converter | |
CA1101557A (en) | Code-converter with preservation of parity | |
JPS594255A (en) | Code converting circuit to variable length code | |
SU734687A1 (en) | Microprogramme control device | |
SU903857A1 (en) | Converter of coordinate code to unitary code | |
RU2051407C1 (en) | Method for adding digital signals | |
JPS5730452A (en) | Variable-length code transmission system |