SU842896A1

SU842896A1 - Shaft angular position-to-code converter

Info

Publication number: SU842896A1
Application number: SU792799545A
Authority: SU
Inventors: Евгений Петрович Колмаков; Лариса Николаевна Сердюкова; Евгений Александрович Чернявский
Original assignee: Предприятие П/Я Г-4152
Priority date: 1979-07-18
Filing date: 1979-07-18
Publication date: 1981-06-30

Description

Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования угла поворота вала в дискретное привращение фазы, а затем в код. ' ’The invention relates to automation and computer technology and is intended to convert the angle of rotation of the shaft into a discrete phase rotation, and then into the code. '’

Известен преобразователь углового ¹перемещения вала в код, содержащий фазовращатель, делитель частоты, формирователь фазового импульса, три элемента И, элемент· ИЛИ, регистр коДаA known converter of angular ¹ shaft displacement into a code containing a phase shifter, a frequency divider, a phase pulse shaper, three AND elements, an OR element, a COD register

Недостаток преобразователя - низкие помехоустойчивость и надежность при случайных сбоях и помехах.The disadvantage of the converter is low noise immunity and reliability in case of accidental failures and interference.

Наиболее близким к предлагаемому является преобразователь угол-дискретное приращение фазы, содержащий фазовращатель, делитель частоты,фазовращатель синусоидального напряжения, _Λформирователь фазового импульса, пять элементов И, регистр кода, вычитатель» блок преобразователя код-частота, элемент задержки, элемент запрета ' 2 экстраполяции, бЛок определения приращения, сумматор [21,Closest to the proposed one is an angle-discrete phase increment converter containing a phase shifter, a frequency divider, a sinusoidal voltage phase shifter, _Λ phase pulse shaper, five I elements, a code register, a subtractor »code-frequency converter block, delay element, prohibition element '2 extrapolations , increment determination block, adder [21,

Недостаток этого преобразователянизкая· помехоустойчивость и надежность при случайных сбоях и помехах.The disadvantage of this converter is low noise immunity and reliability in case of accidental failures and interference.

Цель изобретения - повышение помехоустойчивости и надежности работы преобразователя углового перемещения вала в код путем уменьшения действия помехи и случайных сбоев, ведущих к потере импульсов, несущих информацию, или появление лишних импульсов, которые приводят в преобразователях ·.· накапливающего типа к систематической ошибке.The purpose of the invention is to increase the noise immunity and reliability of the converter for angular displacement of the shaft into a code by reducing the effect of interference and accidental failures leading to the loss of pulses that carry information, or the appearance of extra pulses that lead to a systematic error in converters ·. · Of the accumulating type.

Поставленная цель достигается тем, что в преобразователь углового перемещения вала в код, содержащий генератор импульсов, последовательно соединенные делитедь частоты, формирователь синусоидального напряжения, фазовращатель и формирователь фазового импульса, выход которого соединен с первым входом блока определения приращения, первыми входами первого и второго элементов И и входом элемента задержки, выход которого соединен с первыми входами третьего, четвертого и пятого И, вторые входы первого и пятого элементов И соединены с первым входом блока определения приращения, выход пятого элемента И соединен С первым входом регистра кода, выход которого соединен со вто- ю рыми входами второго и третьего элементов И; выход второго элемента И соединен с первыми входами .элемента запрета экстраполяции и вычитателя^ выход которого подключен Ко второму 15 входу четвертого элемента И и второму входу элемента запрета экстраполяции, выход которого соединен со вторым входом⁴ регистра кода, ко второ*· му входу вычитателя подсоединен выход го первого элемента И, выходы третьего и четвертого элементов И подключены к входам сумматора, выходы которого соединен с первым входом блока преобра- .This goal is achieved by the fact that in the converter of angular displacement of the shaft into a code containing a pulse generator, a frequency divider, a sinusoidal voltage shaper, a phase shifter and a phase pulse shaper, the output of which is connected to the first input of the increment determination unit, the first inputs of the first and second elements and the input of the delay element, the output of which is connected to the first inputs of the third, fourth and fifth AND, the second inputs of the first and fifth elements AND are connected to the first the input of the increment determination block, the output of the fifth AND element is connected to the first input of the code register, the output of which is connected to the second inputs of the second and third AND elements; the output of the second AND element is connected to the first inputs of the extrapolation inhibitor and subtractor element ^ whose output is connected to the second 15 input of the fourth And element and the second input of the extrapolation inhibit element, the output of which is connected to the second input ⁴ of the code register, to the second * · input of the subtractor is connected the output of the first AND element, the outputs of the third and fourth AND elements are connected to the inputs of the adder, the outputs of which are connected to the first input of the conversion unit.

^;зователя код-частота,введены два триг- 25 гера, шестой, седьмой, восьмой и'дев-’ ятый элементы И, два элемента ИЛИ, счетчик и элемент сравненпя, вход которого соединен со вторым выходом блока определения приращения, выход эле- 30 мента сравнения соединен с первыми входами шестого и восьмого элементов И и с инверсными входами седьмого и девятого элементов И, второй вход шестого элемента И соединен с входом 35 делителя частоты и с выходом первого триггера, вход которого соединен с прямым входом седьмого Элемента И и с выходом генератора импульсов, выходы шестого и седьмого элементов И 40 через первый элемент ИЛИ соединен со вторым входом блока определения прира-. щения, второй вход, восьмой и прямой Ьход девятого элементов И соединены соответственного со вторым и третьим 45 выходами делителя частоты, выходы восьмого и девятого элементов И через второй элемент ИЛИ соединен со вторым входом блока преобразователя код-частота, выход которого соединен со вхо- 50 дом второго триггера, а выход второго триггера подключен к входу счетчика. ^; code-frequency, two triggers — 25 gers, sixth, seventh, eighth, and “ninth” AND elements, two OR elements, a counter, and a comparison element, the input of which is connected to the second output of the increment determination unit, are introduced; the element output is 30 comparison is connected to the first inputs of the sixth and eighth elements And and with the inverse inputs of the seventh and ninth elements And, the second input of the sixth element And is connected to the input 35 of the frequency divider and to the output of the first trigger, the input of which is connected to the direct input of the seventh Element And and with the output of the generator pulses Exit sixth and seventh AND gates 40 via a first OR element connected to the second input of the determining prira-. The second input, the eighth and the direct input of the ninth AND element are connected respectively to the second and third 45 outputs of the frequency divider, the outputs of the eighth and ninth AND element are connected through the second OR element to the second input of the code-frequency converter unit, the output of which is connected to the input the house of the second trigger, and the output of the second trigger is connected to the input of the counter.

Блок-схема преобразователя изображена на чертеже. ₅₅ The block diagram of the Converter shown in the drawing. ₅₅

Преобразователь содержит делитель 1 частоты, формирователь 2 синусоида** льного напряжения, фазовращатель 3, формирователь 4 фазового импульса, элементы И 5 -13, элемент запрета 14 экстраполяции, блок 15 определения приращения, сумматор 16, регистр 17 кода, вычитатель 18, блок 19 преобразователя код-частота* элемент 20 задержки, элементы ИЛИ 21 и 22, триггеры 23 и 24, генератор 25 импульс’ов, счетчик 26, элемент 27 сравнения.The converter contains a frequency divider 1, a shaper 2 of a sinusoid ** voltage, a phase shifter 3, a shaper 4 of a phase pulse, elements I 5 -13, a ban element 14 extrapolation, block 15 determine the increment, adder 16, register 17 code, subtractor 18, block 19 code-frequency converter * delay element 20, OR elements 21 and 22, triggers 23 and 24, pulse generator 25, counter 26, comparison element 27.

Преобразователь работает следующим образом.The converter operates as follows.

Тактовые импульсы с частотой f поступают на делитель 1Ацастоты имеющий коэффициент перерасчета' 2 ,где η число разрядов делителя частоты.Clock pulses with a frequency f arrive at the 1A frequency divider with a conversion factor of '2, where η is the number of bits of the frequency divider.

С формирователя 2 синусоидального напряжения осуществляется запитка фазовращателя У, на выходе которого формируется синусоидальное напряжение, сдвинутое по фазе относительно входного напряжения на угол, равный углу разворота ротора фазовращателя 3, и затем поступает на формирователь 4 фазового импульса.From the sinusoidal voltage generator 2, the phase shifter U is energized, at the output of which a sinusoidal voltage is generated, which is shifted in phase relative to the input voltage by an angle equal to the angle of rotation of the rotor of the phase shifter 3, and then is supplied to the phase generator 4.

Формиователь 4 фазового импульса вырабатывает фазовый импульс »в момент перехода синусоидального напряжения через нуль, Уменьшение погреши· ности преобразователя возникающей при высоких скоростях (67« г^г вращения входного вала, осуществляется ' следующим образом,The phase pulse shaper 4 generates a phase pulse "at the moment the sinusoidal voltage passes through zero, Reducing the inaccuracy of the converter arising at high speeds (67" g ^ g rotation of the input shaft, is carried out as follows)

В блоке 15 определения приращений измеряется кодовый эквивалент приращения Д Ni=Nj.-N, где Νί_% Νί-t- значения кода угла в i-ом и i-1-ом циклах преобразования, каждый цикл преобразования Г» » где ^г ~ число триггеров 24 между децитепем 1 частоты и генератором 25 импульсов, (для приведенной; блок-схемы г равно еденице).In the increment determination unit 15, the code equivalent of the increment D is measured Ni = Nj.-N, where Νί _% Νί-t are the values of the angle code in the i-th and i-1-st conversion cycles, each transformation cycle Г "" where ^r is the number flip-flops 24 between the decithep 1 frequency and the generator 25 pulses, (for the above; the block diagram g is equal to unity).

Затем осуществляется линейная эк· страполяция дискретного приращения угла на следующий цикл с помощью блока 19 преобразввателя код-частота в равномерно расставленные на интервале Т Импульсы, число которых равно AN£.Then, a linear extrapolation of the discrete increment of the angle to the next cycle is carried out using the block 19 of the code-frequency converter into Pulses uniformly spaced on the interval T, the number of which is AN £.

Приращение угла хранится в регистре 17 кода^куда оно переписывается через элемент И 7 фазовым импульсом, _хзадержанным элементом 13 задержки на Τ'**The increment of the angle is stored in the register 17 of the code ^ where it is copied through the element And 7 phase pulse, _x delayed element 13 delay on на '**

В сумматоре 16 алгебраически складываются значение ΔΝ(, переписываемое из регистра 17 кода через элемент И задержанным фазовым импульсом, и погрешность измерения приращения^! , равная разности между приращением угла в i-ом цикле, вводимом из блока 15 определения приращёния через эле- 5 мент И 8 фазовым импульсом, и в предыдущем i-1-ом цикле преобразования_kвводимом из регистра 17 кода через элемент И 9 фазовым импульсом»In the adder 16, the value ΔΝ (rewritten from the code register 17 through the And element with the delayed phase pulse and the increment measurement error ^! Equal to the difference between the increment of the angle in the i-th cycle input from the increment determination block 15 via the element 5 And 8 phase pulse, and in the previous i-1st cycle of conversion _k entered from the register 17 of the code through the element And 9 phase pulse "

Выдержание дляАрЬ имеет видДч»1« 10 =6Ni-ΔΝϊ-ι , определяется в вычитателе 18 и переписывается через элемент Й δ из вычислителя 18 задержанным фазовым импульсом в сумматоре 16,The aging for ApL has the form Dh 1 1 10 10 = 6Ni-ΔΝϊ-ι, is determined in the subtractor 18 and is written through the element δ δ from the calculator 18 by the delayed phase pulse in the adder 16,

Элемент 14 запрета экстраполяции, 15 на вход которого поступает информаций с вычислителя 18 и регистра 17 кода, переписываемая, через элемент И 9 фазовым импульсом, определяет, когда необходимо использование линейной 20 экстраполяции и осуществляет сброс в О’' регистра, 17 кода, так как в случае дрожания фазового импульса возможна погрешность при использовании экстраполяции. 2SThe extrapolation ban element 14, 15 at the input of which information is received from the calculator 18 and the code register 17, rewritten through the And 9 element with a phase pulse, determines when it is necessary to use the linear extrapolation 20 and dumps the code 17 into O '' register, since in case of jitter of the phase pulse, an error may occur when using extrapolation. 2S

Кодовый эквивалент, соответствующий углу разворота фазовращателя 3, накапливается в счетчике 26.The code equivalent corresponding to the angle of rotation of the phase shifter 3 is accumulated in the counter 26.

Для повышения помехоустойчивости преобразователя угол-дискретное при- 30 ращение фазы-код при передаче единичных приращений увеличивается число. импульсов, соответствующих единичному приращению,соответственно увеличивая разрядность накапливающего счет- 35 чика. При этом ослабление действия помехи на интервале времени At определяется выражением / - (AN^,-^^>»K_a)At _ ΔΝ'-Ζ^Κο _ 40 <AN'+k_o)At гдеДИ’· - величина изменения-вводного сигнала за промежуток вреЭтот выход делителя 1 частоты подключается к входу блока 19 преобразователя код-частота через элемент И 12 за счет сигнала разрешения, подаваемого с элемента 27 сравнения. Если величина ДИ меньше одного дискрета q,, то через элемент И· 13 на вход блока 19 преобразователя код-частота подключается частота с другого выхода делителя 1 часто,ты и на выходе блока 19 преобразователя код-частота формируется число импульсов, равное величине кодаЛИ на интервале преобразования.To increase the noise immunity of the converter, the angle-discrete phase-code increment during transmission of unit increments increases the number. pulses corresponding to a unit increment, correspondingly increasing the capacity of the accumulating counter-35 counter. In this case, the attenuation of the action of interference on the time interval At is determined by the expression / - (AN ^, - ^ ^> "K _a ) At _ ΔΝ'-Ζ ^ Κο _ 40 <AN '+ k _o ) At where ДI' · is the magnitude of the change-input signal for the time period This output of the frequency divider 1 is connected to the input of the code-frequency converter unit 19 through the And 12 element due to the resolution signal supplied from the comparison element 27. If the CI value is less than one discrete q, then through the AND 13 element to the input of the code-frequency converter unit 19, the frequency is connected from the other output of the divider 1 often, you and the number of pulses equal to the code value are formed at the output of the code-frequency converter 19 conversion interval.

Для того, чтобы сформировать число импульсов на интервале преобразования в 2^е раз больше, чем АН при низких скоростях (AN^g), требуется больше времени дЛя измерения приращения, и, чем' ниже скорость, тем оно больше. Поэтому предлагается в этом случае при измерении приращений уменьшить шаг дискретизации в 2* раз (j>F ), что реализуется путем подачи через элемент И II в 2 раз более высокой, чем в случае высоких скоростей приращений , по запрещаемому сигналу с элемента 27 сравнения .In order to form a number of pulses per range conversion to 2 ^e times greater than at low speeds AN (AN ^ g), more time is needed for measuring the increment and than 'lower the speed, the longer it. Therefore, it is proposed in this case, when measuring the increments, to reduce the sampling step by 2 * times (j> F), which is realized by feeding through the And II element 2 times higher than in the case of high increment rates, according to the forbidden signal from the comparison element 27.

При высокой скорости врашения на вход блока 15 определения приращений через элемент И 10-подается частота·^ и при этом формируется^ в блоке 15 .определения приращений с шагом дискретизации, равным q.At a high rotational speed, the frequency · ^ is supplied to the input of the increment determination block 15 through the And 10 element, and at the same time, ^ is generated in the block 15. The increments are determined with a sampling step of q.

Таким образом, в преобразователе накапливающего типа угол-дискретное приращение фазы-код помехи при передаче информации в виде приращения уменьшается ;в..|раз», за счет чего увечивается достоверность выходной информации преобразователя, а тем самым и надежность его работы.Thus, in an accumulator of an accumulating type, the angle-discrete increment of the phase-interference code decreases when transmitting information in the form of an increment; .. | times, ”due to which the reliability of the output information of the converter is damaged, and thereby its operation reliability.

мени;me;

Г - число дополнительных триггеров между счетчиком 26 и блоком 19 преобразователя кодчастота (на блок-схеме г=1).G is the number of additional triggers between the counter 26 and the block 19 of the code-frequency converter (on the block diagram, g = 1).

- среднее число импульсов помехой на интервале At ·- the average number of pulses by interference in the interval At

При этом, когда AN на интервале At больше или равен одному дискрету, что .определяется элементом 27 сравнения, формирование числа импульсов, равного ΔΝ· 2*\ реализуется путем подачи на блок 19 преобразователя код-частота частоты с делителя 1 частоты в 2 раз выше.Moreover, when AN on the interval At is greater than or equal to one discrete, which is determined by comparison element 27, the formation of the number of pulses equal to ΔΝ · 2 * \ is realized by applying to the converter unit 19 the frequency code-frequency from frequency divider 1 is 2 times higher .

Claims

The invention relates to automation and computing and is intended to convert the angle of rotation of the shaft into a discrete phase inversion, and then into a code. A known converter for the angular displacement of a shaft into a code comprising a phase shifter, a frequency divider, a phase pulse shaper, three AND elements, an OR element, and a HPS code register. The lack of a converter is low noise immunity and reliability in case of accidental hindrances and interference. The closest to the present invention is an angle-discrete phase increment converter containing a phase shifter, a frequency divider, a voltage voltage transmitter, a phase pulse former, five AND elements, a code register, a subtractor, a code-frequency converter unit, a delay element, an extrapolation prohibition element , increment detection, adder 21. The disadvantage of this converter is noise immunity and reliability in case of accidental errors and interferences. The purpose of the invention is to increase the noise immunity and reliability of the angular displacement transducer shaft in the code by reducing the effects of interference and accidental failures leading to the loss of pulses carrying information, or the appearance of excess pulses resulting in the converters. cumulative type to systematic error. The goal is achieved by the fact that, in a converter for the angular displacement of a shaft into a code comprising a pulse generator, a series-connected frequency dividers, a sinusoidal voltage driver j, a phase shifter and a phase pulse former, the output of which is connected to the incremental input unit, the first inputs of the first and second And elements and the input of the delay element, the output of which is connected to the first inputs of the third, fourth and fifth And, the second inputs of the first and fifth elements And connected to the first the input of the increment determination unit, the output of the fifth element I is connected to the first input of the code register whose output is connected to the second inputs of the second and third elements AND the output of the second element I is connected to the first inputs of the extrapolation prohibition element and the subtractor whose output is connected to the second ico to the input of the fourth element I and the second input of the element of extrapolation prohibition, the output of which is connected to the second input of the pencctpa code, to the second input of the subtractor the output of the first element I, the outputs of the third and fourth elec And are connected to the inputs of the adder, the outputs of which are connected to the first input of the code-frequency converter unit, two triggers are entered, the sixth, seventh, eighth and ninth elements AND, two OR elements, a counter and a comparison element whose input is connected to the second the output of the increment determination unit, the output of the reference element is connected to the first inputs of the sixth and eighth elements AND and the inverse inputs of the seventh and ninth elements AND, the second input of the secondary element AND is connected to the internal frequency divider and the output of the first trigger, the input connected to the direct input of the seventh element AND and to the output of the pulse generator, the outputs of the sixth and seventh elements AND through the first element OR connected to the second input of the determining unit, the second input, the eighth and direct section of the ninth element And connected to the second and the third output of the frequency divider, the outputs of the eighth and ninth elements AND through the second element OR is connected to the second input of the code-frequency converter block, the output of which is connected to the input of the second trigger, and the output of the second trigger n dklyuchen to the input of the counter. The block diagram of the Converter depicted in the drawing. The converter contains a frequency divider 1, a sinusoidal voltage driver 2, a phase shifter 3, a phase pulse driver 4. elements AND 5-13, prohibition element 14 extrapolation, increment determination block 15, adder 16, code register 17, subtractor 18, code-frequency converter block 19 delay element 20, elements OR 21 and 22, trigger 23 and 24, generator 25 pulses, counter 26, reference element 27. The converter operates as follows. Clock pulses with a frequency f are fed to a divider 1l | asthma octacies recalculation factor 2, where n is the number of bits of the frequency divider, C the sinusoidal voltage is fed into the phase converter 3 and the sinusoidal voltage is shifted relative to input voltage at an angle equal to the angle of rotation of the rotor in the phase inverter 3, and then goes to the phase pulse shaper 4, the phase pulse shaper 4 produces phase -to pulse transition point of the sinusoidal voltage through zero. Reducing the error of the converter occurs at high speeds ((d7v J-) of the input shaft rushes, is carried out as follows. In the increment determination block 15, the coded operative of the increments is measured: d, where NL. Nt-f is the angle code value 1st and 1-1st conversion cycles, each conversion cycle T where r is the number of flip-flops 24 between de ;; 1 frequency generator and 25 pulse generator given; flowchart g is equal to one). Then a linear extrapolation of the discrete increment of the angle to the next cycle is carried out using a code-frequency converter block 19 to uniformly spaced pulses on the interval T, the number of which is AN, the angle increment is stored in the register 17 it is rewritten through the element 7 by the phase pulse , the delayed delay element 13 on f- f-, In the adder 16, the value of ANi is algebraically added, rewritten from the register 17 of the code via the AND 5 5 element by the delayed phase pulse, and the measurement error of the increment -rp is equal to the difference m Between the increment of the angle in the 1st cycle entered from the increment determination unit 15 through the AND 8 element by the phase pulse, and in the previous I-1-OM conversion cycle entered from the register 17 of the code through the AND 9 element by the phase pulse. Aging for 21 t: has the form FlNi-ANi, -i, is determined by the calculator 18 and is rewritten via the AND element from the calculator 18 by the delayed phase pulse in the adder 16, the Extrapolation prohibition element 14, the input of which receives information from the calculator 18 and the register The 17th code, rewritable, through the AND 9 element by the phase pulse, determines when it is necessary to use linear extrapolation and reset the OO register, 17th code, since in the case of a jitter of the phase pulse, the error can be caused by extrapolation. . The code equivalent corresponding to the rotational angle of the phase shifter 3 is accumulated in counter 26. To increase the noise immunity of the converter, the angle-discrete phase-code increment during the transmission of single increments increases the number of pulses corresponding to a single increment, cf correspondingly increase. NvA nakashtivakphego C4eiw chika. In this case, the weakening of the effect of interference on the time interval At is defined by the expression (LY-2 Ke) d ± nN-2 fe, g CAN4Ko) At dNVKo -3 where LN is the magnitude of the change in the soda signal over a period of time; g - the number of additional triggers inter-meter 26 and block 19 of the Converter code frequency (in the block diagram). Kf is the average number of noMexi pulses per interval. In this case, when the DM on the D1 interval is greater than or equal to one discrete, which is determined by the comparison element 27, the formation of the number of pulses, ravioroAN2, is realized by supplying the code-frequency converter to the block 19 with the frequency divider 1 frequency 2 times higher. 6 This output of frequency divider 1 is connected to the input of the code-to-frequency converter unit 19 via an And 12 element by means of a enable signal supplied from the comparison element 27. If the magnitude of the DM is less than one distance through the element I13 on creta q, the input of the code-frequency converter block 19 connects the frequency from another output of frequency divider 1 and the output of the code-frequency converter block 19 produces a number of pulses equal to the code / iLN value on the conversion interval . To form the number of pulses in the conversion interval is 2 times more than (& 1 at low speeds (), it takes more time to measure - increments, and the lower the speed, the more. Therefore, it is proposed in this case when measuring increments, the discretization step is 2 times (ijr), which is realized by feeding through the element 11 11 times higher than in the case of high increment rates, the forbidden signal from the comparison element 27. At a high rate of gain, the input 15 increments through the AND element 10-frequency-A is supplied and the LN is formed in the increment determination unit 15 with the discretization step: q equal. Thus, in the converter of the accumulating type the angle-discrete phase rotation-interference code during the transfer of information in the form of increment is smaller; 1 time, due to which the accuracy of the output information of the converter increases, and thereby the reliability of its operation. Claims Converter of angular shaft interchange into a code containing a pulse generator, sequentially connected frequency divider, shaper Sinusoidal voltage fazovraatel phase pulse output Koto connected to a first input of EFINITIONS increments, first vhoami first and second AND gates and the course of the delay element, the output coordinates connected to the first inputs retego fourth and fifth; element