SU840992A1

SU840992A1 - Shaft angular position- to-code converter

Info

Publication number: SU840992A1
Application number: SU792815883A
Authority: SU
Inventors: Виктор Захарович Абрамов; Евгений Михайлович Баскаков; Валерий Павлович Глынин; Сергей Михайлович Кобзев; Владимир Федорович Тараев
Original assignee: Предприятие П/Я Г-4677
Priority date: 1979-09-12
Filing date: 1979-09-12
Publication date: 1981-06-23

Description

Изобретение относится к вычислительной технике, а именно к аналого цифровым преобразователям,и может быть использовано в системах управления с цифровой обработкой информации .The invention relates to computer technology, namely to analog to digital converters, and can be used in control systems with digital information processing.

Известны преобразователи, содержащие генератор импульсов, соединенный с двухразрядным счетчиком Грея, фазовращатель, соединенный с формирователем фазового импульса, формирователь синусоидального напряжения , подключенный ко входу фазовращателя, триггеры и элементы И flj.Known converters containing a pulse generator connected to a two-digit Gray counter, a phase shifter connected to a phase pulse shaper, a sinusoidal voltage shaper connected to the input of the phase shifter, triggers and AND flj elements.

Однако эти устройства чувствительны к воздействию помех, что снижает надежность работы.However, these devices are susceptible to interference, which reduces reliability.

Ближайшим по технической сущности к предлагаемому является преобразователь угла поворота вала в код, содержащий генератор импульсов соединенный с двухразрядным счетчйком Грея, фазовращатель, соединенный с формирователем фазового импульса, формирователь синусоидального напряжения, подключенный ко входу фазовращателя, блок фазосдвигающих мостов, триггеры и элементы И [2]..The closest in technical essence to the proposed one is a converter of the angle of rotation of the shaft into a code containing a pulse generator connected to a two-digit Gray counter, a phase shifter connected to a phase pulse shaper, a sinusoidal voltage shaper connected to the input of the phase shifter, a block of phase-shifting bridges, triggers and AND elements [2 ] ..

Однако при возникновении помех на выходе формирователя импульса,приводящих к сдвигу фазового импульса на величину угде F - частота фазового импульса; f - частота ге5 нератора импульсов, в известном преобразователе код не соответствует углу поворота вала фазовращателя.However, when interference occurs at the output of the pulse shaper, leading to a phase pulse shift by an amount of angle F, the frequency of the phase pulse; f is the frequency of the pulse generator; in the known converter, the code does not correspond to the angle of rotation of the phase shifter shaft.

Цель изобретения - повышение надежности работы аналого-цифрового 10 преобразователя в условиях воздействия помех.The purpose of the invention is to increase the reliability of the analog-to-digital 10 converter under the influence of interference.

Эта цель достигается тем, что преобразователь угла поворота вала в код, содержащий генератор импуль15 сов, выход которого подключен ко входам двухразрядного счетчика Грея и формирователя синусоидального напряжения, подключенного к фазовращателю, выход которого через форми2θ рователь фазового импульса соединен с первыми входами первых четырех элементов И, вторые входы которых соединены с выходами двухразрядного счетчика Грея, первый и второй триг25 _{геры и} блок фазосдвигающих мостов, введены элементы ИЛИ, блок несовпадения по двум разрядам, элементы задержки, девять элементов И и два триггера,·выход формирователя фазового импульса через первый элемент задержки соединен с первым входом пятого элемента И через последовательно соединенные первый элемент задержки и второй элемент задержки с первыми входами шестого, . седьмого, восьмого и девятого элемен- $ тов И, выходы которых соединены со входами третьего и четвертого триггеров соответственно, выходы третьего триггера подключены к первым входам ' блока Фазосдвигающих ростов, к пер- .θ вым входам десятого и одиннадцатого элементов И и к первому и второму входу блока несовпадения по двум разрядам, выходы четвертого триггера подключены- ко вторым входам блока фазосдвигающих мостов, к первым входам ’5 двенадцатого и тринадцатого элементов Ник третьему и четвертому входам блока несовпадения по двум разря-* дам, вторые входы которых объединены, со вторыми входами десятого и один- 20 надцатого элементов И и соединены с выходом пятого элемента И, выходы первых четырех элементов И и'выходы десятого, одиннадцатого, двенадцатого и тринадцатого элементов И соединены со входами соответствующих элементов ИЛИ, выходы первого и второго элементов ИЛИ соединены со входами первого триггера,' первый выход которого соединен со вторым входом шесто-_ го элемента И и с пятым входом блока несовпадения по двум разрядам, шестой вход которого объединен со вторым входом седьмого элемента И и подключен ко второму выходу первого триг- ,, гера, выходы третьего и четвертого элементов ИЛИ соединены со входами второго триггера, первый выход которого соединен со вторым входом девятого элемента И и с седьмым входом блока несовпадения по двум разрядам, 40 восьмой вход которого объединен со вторым входом восьмого элемента И и подключен ко второму выходу второго триггера, выход блока несовпадения по двум разрядам соединен со вторым 45 входом пятого элемента И.This goal is achieved by converting the shaft angle into a code containing a 15 pulse generator, the output of which is connected to the inputs of a two-digit Gray counter and a sinusoidal voltage generator connected to a phase shifter, the output of which is connected to the first inputs of the first four AND elements through a phase generator 2θ , the second inputs of which are connected to the outputs of the two-digit Gray counter, the first and second trig25 _{gers and the} block of phase-shifting bridges, the elements OR, the block of mismatch in two digits are introduced m, delay elements, nine And elements, and two triggers, · the output of the phase pulse former through the first delay element is connected to the first input of the fifth And element through the first delay element and the second delay element connected to the first inputs of the sixth in series,. of the seventh, eighth and ninth AND elements, the outputs of which are connected to the inputs of the third and fourth triggers, respectively, the outputs of the third trigger are connected to the first inputs of the block of Phase-shifting growths, to the first .θ first inputs of the tenth and eleventh elements of AND and to the first and the second input of the mismatch unit in two digits, the outputs of the fourth trigger are connected to the second inputs of the phase-shifting bridge unit, to the first inputs of the 5th of the twelfth and thirteenth elements Nick third and fourth inputs of the mismatch unit in two digits- * ladies whose second inputs are combined with the second inputs of the tenth and eleventh eleventh elements And are connected to the output of the fifth element And the outputs of the first four elements And and the outputs of the tenth, eleventh, twelfth and thirteenth elements And are connected to the inputs of the corresponding OR elements, the outputs of the first and second OR elements are connected to the inputs of the first trigger, the first output of which is connected to the second input of the sixth _ element AND and to the fifth input of the mismatch unit in two digits, the sixth input of which is combined with the second input the house of the seventh element And is connected to the second output of the first trigger, the ger, the outputs of the third and fourth elements OR are connected to the inputs of the second trigger, the first output of which is connected to the second input of the ninth element And and with the seventh input of the mismatch block in two digits, 40 eighth the input of which is combined with the second input of the eighth AND element and is connected to the second output of the second trigger, the output of the mismatch unit in two bits is connected to the second 45 input of the fifth element I.

При этом обеспечивается правильная работа преобразователя в зависимости от предыдущей и текущей информации об угдовом положении вала фазо- jq вращателя с исключением незакономерных значений, являющихся результатом воздействия помех на выходную цепь формирователя фазового импульса.This ensures the correct operation of the converter, depending on the previous and current information about the angular position of the phase-jq shaft of the rotator, with the exception of irregular values that are the result of interference from the output circuit of the phase pulse shaper.

Это уменьшает чувствительность преобразователя, к помехам и' повышает ⁵⁵надежность работы преобразователя.This reduces the sensitivity of the transducer, interference and 'improves the reliability of the converter ^55.

На чертеже представлена блок-схема предлагаемого аналого-цифрового преобразователя.The drawing shows a block diagram of the proposed analog-to-digital Converter.

Преобразователь угла поворота валав код содержит генератор 1 импульсов, двухразрядный счетчик Грея 2, формирователь 3 синусоидального напряжения, Фазовращатель 4, формирователь 5 фазо вого импульса, элементы И 6-13, четыре элемента ИЛИ 14-17, два триггера 18 и 19, элемент 20 задержки, элемент И 21,.элемент 22 задержки, блок 23 несовпадения по двум разрядам, элемент И 24-27, два триггера 28 и 29 и блок 30 фазосдв'игающих мостов.The shaft angle converter contains a pulse generator 1, a two-digit Gray counter 2, a sine voltage shaper 3, a phase shifter 4, a phase pulse shaper 5, AND elements 6-13, four OR elements 14-17, two triggers 18 and 19, element 20 delays, element And 21, element 22 delays, block 23 mismatch in two digits, element And 24-27, two flip-flops 28 and 29 and block 30 phase-shifting bridges.

При этом генератор 1 импульсов соединен с двухразрядным счетчиком Грея 2... Блок 3, формирования синусоидального напряжения подключен ко’ входу фазовращателя 4, выход которого соединен со входом формирователя 5 фазового импульса. Выход формирователя 5 фазового импульса соединен с первыми входами элементов 7,9, 11 и 13, вторые входы которых соединены с выходами двухразрядного счетчика Грея, а выходы подключены ко вторым входам элементов ИЛИ 14-17. Выход формирователя 5 фазового импульса соединен также со входом первой линии 20 задержки. Выход элемента 20 задержки соединен со входом элемента 22 задержки и с первым входом элемента И 21, второй вход которой соединен с выходом блока 23 несовпадения по двум разрядам. Выход второго элемента 22 задержки соединен · с первыми входами элемента И 24-27, вторые входы которых соединены с выходами триггеров 18 и 19, а выхода подключены ко входам триггеров 28 и 29. Выход элемента И 21 соединен с первыми входами элементов И 6,8,10 и 12, вторые входы которых соединены с выходами триггеров 28 и 29, а выходы подключены к первым входам элементов ИЛИ 14-17. Выхода элементов ИЛИ 14-17 подключены ко входам триггеров 18 и 19. Выходы триггеров 18,19,28 и 29 соединены с восьмью входами блока 23 несовпадения по двум разрядам. Выходы триггеров 28 и 29 соединены со входами блока 30 фазосдвигающих мостов.In this case, the pulse generator 1 is connected to a two-digit Gray counter 2 ... Block 3, the formation of a sinusoidal voltage is connected to the input of the phase shifter 4, the output of which is connected to the input of the phase pulse shaper 5. The output of the phase pulse shaper 5 is connected to the first inputs of the elements 7,9, 11 and 13, the second inputs of which are connected to the outputs of the two-digit Gray counter, and the outputs are connected to the second inputs of the OR elements 14-17. The output of the phase pulse shaper 5 is also connected to the input of the first delay line 20. The output of the delay element 20 is connected to the input of the delay element 22 and to the first input of the AND element 21, the second input of which is connected to the output of the mismatch unit 23 in two digits. The output of the second delay element 22 is connected to the first inputs of the And 24-27 element, the second inputs of which are connected to the outputs of the triggers 18 and 19, and the outputs are connected to the inputs of the triggers 28 and 29. The output of the And 21 element is connected to the first inputs of the And 6.8 elements , 10 and 12, the second inputs of which are connected to the outputs of the triggers 28 and 29, and the outputs are connected to the first inputs of the elements OR 14-17. The outputs of the elements OR 14-17 are connected to the inputs of the triggers 18 and 19. The outputs of the triggers 18,19,28 and 29 are connected to the eight inputs of the block 23 mismatch in two digits. The outputs of the triggers 28 and 29 are connected to the inputs of the block 30 of the phase-shifting bridges.

Преобразователь работает следую-, щим образом.The converter operates as follows.

Формирователь 3 синусоидального напряжения вырабатывает напряжение вида UeinuJt*, где ·, р - частота, кратная частоте генератора импульсов и полученная путем деления частоты.Shaper 3 of the sinusoidal voltage generates a voltage of the form UeinuJt *, where ·, p is the frequency multiple of the frequency of the pulse generator and obtained by dividing the frequency.

' Это напряжение запитывает фазовращатель 4, с выхода которого снимается синусоидальный сигнал вида Цб!п(цл,*а,) который поступает на формирователь 5 фазового импульса.Последний вырабатывает импульсы частотой f, при переходе синусоидального сигнала вида Usin (u)t + oQ от отрицательного значения к положительному. Генератор 1 импульсов вырабатывает импульсы частотой f, которые поступают на вход двухраэрядного счет5 to чика Грея 2. При вращении ротора фазовращателя 4 фаза выходных им-. пульсов формирователя 5 изменяется СО бкоростыо вращения ротора фазовращателя 4. Фазовые, импульсы, поступая на первые входы элементов 7,9, 11 и 13, совпадают последовательно с одним из четырех состояний·счетчика Грея 2 00,01,11,10,00... при вращении ротора фазовращателя 4 в прямом направлении и 00,10,11,01,00.,.. при вращении ротора фазовращателя 4 в обратном направлении. При отсутствии помех эти состояния через элементы И 7,9,11 и 13 фазовыми импульсами записываются в триггеры 18 и 19. Те же фазовые импульсы, задержанные элементами 20 и 22 задержки,перезаписывают те же состояния в триггеры 28 и. 29. Выходные сигналы каждого триггера 28 и 29 поступают на входы блока 30 фазосдвигающих мостов, на вы-^0 ходах которого в зависимости от направления вращения ротора фазовращателя 4 появляются импульсы положительной полярности.'This voltage energizes the phase shifter 4, from the output of which a sinusoidal signal of the form CB! P (t, * a,) is fed to the phase shaper 5. The latter generates pulses of frequency f, when a sinusoidal signal of the form Usin (u) t + oQ from negative to positive. The pulse generator 1 generates pulses of frequency f, which are fed to the input of a two-row counter 5 to Gray 2. When the rotor rotates the phase shifter, the phase 4 of the output pulse is. pulse shaper 5 changes the speed of rotation of the rotor of the phase shifter 4. Phase, pulses arriving at the first inputs of elements 7,9, 11 and 13, coincide sequentially with one of the four states · Gray counter 2 00,01,11,10,00 .. .with rotation of the rotor of the phase shifter 4 in the forward direction and 00,10,11,01,00., .. with the rotation of the rotor of the phase shifter 4 in the reverse direction. In the absence of interference, these states through the elements And 7,9,11 and 13 phase pulses are recorded in the triggers 18 and 19. The same phase pulses delayed by the delay elements 20 and 22, overwrite the same states in the triggers 28 and. 29. The output signals of each trigger 28 and 29 are fed to the inputs of the phase-shifting bridge unit 30, at the outputs of which, depending on the direction of rotation of the rotor of the phase shifter 4, pulses of positive polarity appear.

На триггерах 18 и 19 при такой работе всегда хранится код текущего значения угла поворота ротора фазовращателя, а на триггерах 28 и 29 . хранится код предыдущего углового положения ротора фазовращателя 4. Состояния триггеров анализируются на блоке 23 несовпадения по двум разрядам. Если значение предыдущей и текущей информации отличаются только на единицу,на выходе блока 23 несовпадения по двум разрядам появляется.On triggers 18 and 19 during this operation, the code of the current value of the angle of rotation of the rotor of the phase shifter is always stored, and on triggers 28 and 29. the code of the previous angular position of the rotor of the phase shifter is stored 4. The states of the triggers are analyzed on the mismatch block 23 in two digits. If the value of the previous and current information differs only by one, appears at the output of the mismatch block 23 in two digits.

При воздействии помех на __________ вида USinприводящих к изменению кода текущего и предыдущего значений более чем на единицу, срабатывает блок 23 несовпадения по двум разрядам, и появившийся на ее выходе сигнал переписывает код предыдущего значения с триггеров 28 и 29 на триггеры 18 и 19. Это приводит к тому, что преобразователь, реагируя на помеху, сохраняет правильную работу.When interference with __________ type USin, which leads to a change in the code of the current and previous values by more than one, is triggered, the mismatch unit 23 is triggered by two digits, and the signal that appears at its output transcribes the code of the previous value from triggers 28 and 29 to triggers 18 and 19. This to the fact that the converter, responding to interference, maintains proper operation.

Использование предлагаемого преобразователя обеспечивает , по сравнению с существующими,уменьшение чувствительности к помехам, что повышает надежность его работы.Using the proposed converter provides, in comparison with existing ones, a decrease in sensitivity to interference, which increases the reliability of its operation.

При воздействии помех амплитудой в 10 мВ на сигнал вида ΌSinfuJФ* d·) амплитудой 5 В нарушается работа известных преобразователей.Предлагавмый преобразователь в условиях воздействия помех даже большей аь^плитуда. (20 мВ) сохраняет правильную работу.Under the influence of interference with an amplitude of 10 mV on a signal of the form ΌSinfuJФ * d ·) with an amplitude of 5 V, the operation of known converters is disrupted. The proposed converter under the influence of interference is even greater than a ^. (20 mV) keeps correct operation.

IS сигнал не сигналIS signal is not a signal

Claims

(54) THE CONVERTER ANGLE OF SHIFT OF THE SHAFT INTO THE CODE OF THE CONNECTION IS CONNECTED TO THE FIRST ENTRY OF THE FIRST ELEMENT AND THROUGH THE FIRST-HALF DEVICE AND THE SECOND DELAY FUNCTION WITH THE FIRST INPUTS OF THE Sixth. the seventh, eighth and ninth elements And, the outputs of which are connected to the inputs of the third and fourth triggers, respectively, the outputs of the third trigger are connected to the first inputs of the phase-shifting block NIOCTOB, to the first inputs of the tenth and eleventh And elements, and to the first and second input of the mismatch block two bits, the outputs of the fourth trigger are connected to the second inputs of the block of phase-shifting bridges, to the first inputs of the twelfth and thirteenth elements And to the third and fourth inputs of the mismatch on two bits, the second inputs of which are combined with the second inputs of the tenth and eleventh And elements and are connected to the output of the fifth And element, the outputs of the first four elements of the tenth, eleventh, twelfth and thirteenth elements of And, are connected to the inputs of the corresponding OR elements, the outputs of the first and second elements OR connected to the inputs of the first trigger (the first output of which is connected to the second input of the sixth element AND and to the fifth input of the mismatch unit in two bits, the sixth input of which is combined with the second input of the seventh About the AND element and connected to the second output of the first trigger, the outputs of the third and fourth OR elements are connected to the inputs of the second trigger, the first output of which is connected to the second input of the ninth AND element and to the seventh input of the mismatch unit in two bits, the eighth input of which is combined with the second input of the eighth element And is connected to the second output of the second trigger; the output of the mismatch unit is connected in two bits to the second input of the fifth element I. In this case, the converter works correctly depending on STI from the previous and the current position information mation about the shaft with the exception of the phase rotator irregular motions values is propelling feedback noise in the output circuit of the pulse shaper phase. This reduces the sensitivity of the conversion - to interference and increases the reliability of the converter. The drawing shows the block diagrams of the proposed analog-to-digital Converter. The rotation angle converter shaft to code contains a generator of 1 pulses a two-bit counter Gre 2, a driver of sinusoidal voltage 3 Phaser 4, a driver of 5 phases of a pulse, And 6-13 elements, four elements OR 14-17, two triggers 18 and 19, element 20 delays, element 21, delay element 22, two mismatch block 23, element 24-27, two triggers 28 and 29, and block 30 of phase-shifting bridges. In this case, the pulse generator 1 is connected to a two-digit counter Gre 2 ... Block 3, the formation of a sinusoidal voltage is connected to the input of the phase shifter 4, the output of which is connected to the input of the phase pulse generator 5. The output of the phase generator 5 of the phase pulse is connected to the first inputs of elements 7.9, 11 and 13, the second inputs of which are connected to the outputs of the two-digit counter Gre, and the outputs connected to the second inputs of the elements OR 14-17. The output of the imaging unit 5 of the phase pulse is also connected to the input of the first delay line 20. The output of the delay element 20 is connected to the input of the delay element 22 and to the first input of the AND element 21, the second input of which is connected to the output of the mismatch unit 23 in two bits. The output of the second delay element 22 is connected to the first inputs of the AND 24-27 element, the second inputs of which are connected to the outputs of the flip-flops 18 and 19, and the VALUE NOS are connected to the inputs of the flip-flops 28 and 29. The output of the And 21 element is connected to the first inputs of the AND 6.8 elements , 10 and 12, the second inputs of which are connected to the outputs of the flip-flops 28 and 29, and the outputs are connected to the first inputs of the elements OR 14-17. The outputs of the elements OR 14-17 are connected to the inputs of the flip-flops 18 and 19. The outputs of the flip-flops 18,19,28 and 29 are connected to the eight inputs of the mismatch block 23 in two bits. Triggers 28 and 29 are connected to the inputs of block 30 of phase-shifting bridges. The converter works in the following way. The sinusoidal voltage shaper 3 produces a voltage of the form UeinuJt where U) -2.WiP-j p is a frequency that is a multiple of the frequency of the pulse generator and obtained by dividing the frequency. This voltage feeds the phase shifter 4, the output of which removes a sinusoidal signal of the form () which is fed to the phase pulse shaper 5. The latter produces pulses of frequency f when the sinusoidal signal of the form UsinCuJt + at transitions from a negative value to a positive one. The pulse generator 1 generates pulses of frequency f, which are fed to the input of a two-bit counter Gre 2. When the rotor rotates the phase shifter, the 4-phase output im-. pulses of the former 5 are changed. Sat The rotational speed of the rotor of the phase rotator 4. Phase pulses arriving at the first inputs of elements 7.9 11 and 13 consistently coincide with one of the four states of the counter Gre 2 00.01,11,10.00 ... rotate: the rotor of the phase ejector 4 in the forward direction and 00,10,11,01,00., .. while rotating the rotor of the phase shifter 4 in the opposite direction. In the absence of interference, these states, via elements 7,9,11 and 13, are recorded by phase pulses in triggers 18 and 19. The same phase pulses, delayed by delay elements 20 and 22, overwrite the same states in triggers 28 and 29. The output the signals of each trigger 28 and 29 arrive at the inputs of the block 30 phase-shifting bridges, on the moves of which, depending on the direction of rotation of the rotor of the phase shifter 4, pulses of positive polarity appear. On triggers 18 and 19, with this operation, the code of the current value of the rotation angle of the rotor of the phase shifter is always stored, and on triggers 28 and 29. The code of the previous angular position of the rotor of the phase shifter 4 is stored. The states of the flip-flops are analyzed on the block 23 mismatches by two bits. If the value of the previous and current information differs only by one, the output of block 23 does not match on two bits a signal appears. When interference with a signal of the type Usip (yJt et), leading to a change in the code of the current and previous values by more than one, the mismatch block 23 is triggered by two bits, and the output signal rewrites the code of the previous value with the trigger 28 and 29 to triggers 18 and 19. This causes the transducer to respond to the interference, maintains proper operation. The use of the proposed converter provides, in comparison with the existence of, a reduction in the sensitivity to interference, which increases the reliability of its operation. When interference with an amplitude of 10 mV on a signal of the type Ssin () in a 5-V amplitude, the operation of known converters is disrupted. The proposed converter, under the conditions of interference, even greater (20 MB) preserves proper operation. The formula of the invention, the converter of the angle of rotation of the shaft to the code containing a pulse generator, the output of which is connected to the inputs of a two-bit counter Gre and a sinusoidal voltage driver connected to the phase shifter,. the output of which is connected via a phase pulse shaper to the first inputs of the first four elements I, the second inputs of which are connected to the outputs of the two differential meter Gre, the first and second triggers and the block of phase-shifting bridges, in order to increase the reliability of the converter in terms of interference, elements OR are introduced, a two-bit mismatch unit, delay elements, nine AND elements and two triggers, the output of the phase pulse former is connected to the first through the delay element By the first input of the fifth element I, through the serially connected first delay element and the second delay element with the first inputs of sixth, eighth and ninth elements of And, whose outputs are connected to the inputs of the third and fourth triggers, respectively, the outputs of the third trigger are connected to the first inputs of the phase-shifting unit bridges, to the first inputs of the tenth and eleventh And elements, and to the first and second inputs of the mismatch unit in two bits, the outputs of the fourth trigger are connected to the second inputs of the phase shifting unit The first inputs of the twelfth and thirteenth And elements and the third and fourth inputs of the mismatch block are divided into two bits, the second inputs of which are combined with the second inputs of the tenth and eleventh And elements and are connected to the output of the fifth And element, the outputs of the first the four elements And the outputs of the tenth, eleventh, twelfth and thirteenth elements And connected to the inputs of the corresponding elements OR, the outputs of the first and second element OR connected to the inputs of the first trigger, the first output of which is connected to the second m input of the sixth element I and with the fifth input of the mismatch block in two bits, the sixth input of which is combined with the second input of the seventh element AND and connected to the second output of the first flip-flop, the outputs of the third and fourth elements OR are connected to the inputs of the second trigger, the first output which is connected to the second input of the ninth element And with the seventh input of the mismatch block in two bits, the eighth input of which is combined with the second input of the eighth element And and connected to the second output of the second trigger, the output of the block spinning the two bits of the second input is connected to said fifth AND gate:

Sources of information taken into account in the examination

1, USSR Author's Certificate 342209, cl. G 08 C 9/04, 1972.

2. USSR author's certificate

612273, cl. G 08 C 9/04, 1977 (prototype).