SU840877A1 - Устройство дл преобразовани последовательныхМНОгОРЕгиСТРОВыХ КОдОВ B пАРАллЕльНыЕ СКОНТРОлЕМ - Google Patents

Description

1

Изобретение относитс  к технике передачи данных и может быть-испольэовано в устройствах дл  преобразовайи  данных.

Известно устройство дл  преобразовани  параллельных двоичных коде содержащее дешифратор, счетчик, ренистр , блок управлени , логические элементы И. Кажда  входна  комбинаци  преобразуетс  в соответствугадую ей только одну выходную комбинацию 1 .г.

Однако такие устройства не обеспечивают преобразование многорегистровых кодов, так как они не анализируют и не формируют регистровые признаки, измен ющие значени  преобразуемых кодов.

Наиболее близким.по технической сущности к изобретению  вл етс  устройство дл  преобразовани  кодов, содержащее дешифратор, шифраторы, блоки управлени  и анализа. Известное устройство позвол ет преобразовырать многорегистровые коды, приче каждому входному коду в зависимости от последовательности входных символов соответствует одно или несколько преобразований, включающих в себ  формирование; кола символа

или кодов регистрового признака и символа 2.

Недостаток устройства заключаетс  . в низкой достоверности преобразовани  информации, котора обусловлена тем, что в нем не обеспечиваетс  контроль 3 процессом преобразовани  кодов, не обнаруживаютс  пропу1ценные или дополнительно-ложные

0 преобразовани . Это снижает надежность и достоверность преобразовани  данных.

Цель изобретени  - повышение достоверности -преобразовани  информации .

5

. Поставленна  цель достигаетс  тем, что устройство, содержсццее дешифратор , синхронизатор.и шифратор, причем вход дешифратора  вл етс  входом устройства, выход дешифратора соеди0 нен с первым входом шифратора, выход которого  вл етс  выходом Устройства, введены блок контрол  по модулю, реверсивный счетчик, элемент ИЛИ, блок формировани  ошибки, коммутатор,

5 регистр и блок сравнени , причем первый , второй, третий и четвертый выходы синхронизатора соединены соответственно с первым входом реверсивного счетчика, с перввлм, вторьлм и

0 третьим входами коммутатора, первый

вьлход которого соединен со вторьом входом шифратора и первым входом блока формировани  ошибки, вход устройства соединен с первыми входами регистра и блока сравнени , первый и второй выходы которого соединены соответственно с четвертым и п тым уходами коммутатора, второй выход которого соединен с третьим входом шифратора, первым входом элемента ИЛИ и вторым входом регистра, выход которого соединен со вторым входом блока сравнени , выход шифратора соединен с входом блока контрол  по модулю , выход которого соединен со вторым входом реверсивного счетчика/ выход которого соединен со вторым входом блока формировани  ошибки, первы выход блока формировани  ошибки  вл етс  вторым выходом устройства, а второй выход этого блока соединен со вторым входом дешифратора и шестым входом коммутатора,третий выход которого  вл етс  третьим выходом устройства ,второй выход дешифратора соединен со вторым входом элемента ИЛИ, выход которого соединен с третьим входом реверсивного счетчика,

При этом блок формировани  ошибки содержит схему сравнени , -регистр уставки, счетчик и дешифратор, приче первый и второй входы схемы сравнени   вл ютс  соответственно первым и вторым входами блока, выход регистра уставки соединен с третьим входом схемы сравнени , выход которой соединен с входом счетчика, выходы счетчика соединена с входами дешифратора, первый и второй выходы которого  вл ютс  первым и вторым выходами блока.

Кроме того, коммутатор содержит первый, второй и третий элементы И, выходы которых  вл ютс  соответственно nepBbjM, вторым и третьим выходами коммутатора,первый,второй. и третий входы коммутатора соединены соответственно с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И соединен с четвертым входом коммутатора , вторые входы второго и третьего элементов И соединены с п тым входом коммутатора, шестой вхо которого соединен с третьим входом третьего элемента И.

На чертеже изображено устройство дл  преобразовани  последовательных многорегистровых кодов в параллельные с контролем.

Устройство содержит дешифратор 1 входных кодовых комбинаций, шифратор 2 буквенных и цифровых комбинаций, регистр 3, блок 4 сравнени , синхронизатор 5, коммутатор 6, состо щий из трех элементов И 7, 8 и 9, блок 10 контрол  по модулю, реверсивный счетчик 11, элемент ИЛИ 12, блок 13 формировани  ошибки, состо щий из

схемы 14 сравнени , регистра 15 уставки , счетчика 16 и дешифратора 17. Входные шины устройства соединены с первЕлми входами дешифратора 1, с первыми входами блока 4 сравнени  и через регистр 3 со вторыми входами блока 4 сравнени . Информационные выходы дешифратора 1 соединены с первыми входами шифратора 2, а выход признака информации дешифратора подключен через элемент ИЛИ 12 к третьему, суммирующему входу счетчика 11. Первый выход (совпадени ) блока 4 сравнени  соединен с первым входом элемента И 7 коммутатора б, а второй выход (несовпадени ) - с первыми входами элементов И 8 и 9, вторые входы элементов И 7, 8 и 9 подключены соответственно к синхронизирующим выходам синхронизатора 5. Выход элемента И 7 соединен со вторым , управл ющим входом шифратора 2 и с управл ющим входом схемы 14 . сравнени  в блок 13 формировани  ошибки. Выход элемента И 8 соединен с третьим, управл ющим, входом шифратора 2, со вторым, управл ющим, входом регистра 3 и через элемент ИЛИ 12 св зан с третьим, счетным, входом счетчика 11. Выход элемента И 9 подключен к внешней цепи запроса информации. Выходы шифратора 2  вл ютс  выходами устройства.и подключены через блок контрол  по модулю 10 ко второму, вычитающему, входу счетчика 11, выходы которого соединены с первыми входами схемы 14 сравнени  в блоке 13 формировани  ошибки, а первый,установочный, вход счетчика 11 подключен к синхронизирущему выходу синхронизатора 5. В блоке 13 формировани  ошибки регистр 15 уставок соединен со вторыми входами схемы 14 сравнени , выход которого св зан со счетным входом счетчика 16, подключенного к дешифратору 17. Один из выходов дешифратора 17  вл етс  цепью сигнала ошибки, а другой выход подключен к третьему, блокирующему, входу элемента И 9 коммутатора 6 и к управл ющему входу дешифратора 1.

Синхронизатор 5 представл ет собой генератор импульсов, который формирует серии импульсов, сдвинутых во времени относительно друг друга. Регистр 15 уставок представл ет собой коммутационное устройство, обеспечивающее выдачу кодовых сигналов посто нного уровн  на входы схемы 14 сравнени ,например подключение вторых входов схемы 14 сравнени  к нулевой шине питани  .

При преобразовании, например, алфавитно-цифрового кода ГОСТ 1305274 в трехрегистровый международный телеграфный код МТК-2 устройство работает следующим образом.

В исходном положении синхронизатор 5 выдает на установочные входы счетчика 11 код числа, зафиксированного в регистре уставок 15 (например код числа О), и устанавливает счетчик в соответствующее положение, а затем выдает импульс на вход элемента И 9. Так как сигналы на входах блока 4 сравнени  отсутствуют, после НИИ сигналом несовпадени  открывает элемент И 9, который посылает импуль запроса информации во внешнюю цепь. По этому сигналу на входные кодовые шины устройства поступают кодовые комбинации ГОСТ 13052-74, которые соответствуют русским, цифровьлм, латинским или служебным символам и характеризуютс  посто нными значени ми шестого и седьмого разр дов кода Значени  этих разр дов используютс  в качестве регистровых признаков входных символов. Дешифратор 1 анализирует первые п ть разр дов кодовой комбинации, определ ющих символ, вырабатывает сигналы управлени  шифратором 2 и выдает сигнал наличи  информации через элемент ИЛИ 12 на суммирующий вход счетчика 11, при этом содержимое счетчика увеличиваетс  на единицу. Одновременно значени  шестого и седьмого разр дов входного кода поступают на первые входы блока. 4 сравнени  и на входы регистра 3, однако в регистр 3 не занос тс  ввиду отсутстви  сигнала разрешени  на управл ющем входе этого регистра. Так как на обоих входах блока 4 сравнени  сигналы не совпадают, последний сигналом несовпадени  подготавливает элемент И 8 к открыванию. Синхронизатор 5 следующим импульсом открывает элемент И 8, который выдает сигнал регистр на управл ющие входы шифратора 2 и регистра 3, а также через элемент ИЛИ 12 на суммирующий вход счетчика 11. При этом содержимое счетчика 11 увеличиваетс  ещ на единицу, значени  шестого и седьмого разр дов входного кода занос тс в регистр 3, откуда поступают на вторые входы блока 4 сравнени , а шифратор 2 при наличии сигналов с выхода дешифратора 1 и управл ющего сигнала Регистр с выхода элемента И 8 формирует комбинацию регистра в МТК2 (русский, латинский или цифра), котора  поступает на вход устройства и на вход блока 10 контрол  по модулю . Блок 10 контрол  по модулю провер ет- комбинациюпо четности и при правильной четности выдает сигнал, поступающий на вычитающий вход счетчика 11, содержимое котброго уменьшаетс  на единицу. После формировани  и выдачи кода регистра на обоих входах блока 4 сравнени  совпадают значени  шестого и седьмого разр дов входной комбинации, и последний

формирует сигнал совпадени , который, подготавливает элемент И 7 к откры- I ванию. Следующим импульсом синхронизатор 5 открывает элемент И 7, который выдает сигнал Символ на управл ющие входы шифратора .2 и схемы 14 сравнени . Шифратор 2 при наличии сигналов с выхода дешифратора 1

Символ

и управл ющего сигнала

с выхода элемента И 7 формирует комбинацию символа в коде МТК-2, соот10 ветствующего входному символу в коде ГОСТ 13052-74, котора  также поступает на вход устройства -и через блок 10 контрол  по модулю (при правильной четности) уменьшает содержи15 мое счетчика еще на единицу. Таким образом, дл  данного символа в коде ГОСТ устройство формирует две кодовые комбинации - регистр и символ - в коде МТК-2, при этом к концу

20 преобразовани  содержимое счетчика 11 соответствует начальной уставке. В блоке 13 формировани  ошибки по сигналу на управл ющем входе схемы 14 сравнени  последн   сравнивает состо ние счетчика 11 с содержимым

25 регистра 15 уставки. В случае совпадени  их состо ний схема 14 сравнени  не вьвдает сигналов на вход, в случае несовпадени  - выдает импульс на вход счетчика 16. При этом

30 на выходе дешифратора 17 формируетс 

сигнал Повтор

который блокирует

элемент И 9 и тем цепь запроса информации, и подаетс  на управл ющий вход дешифратора 1 дл  повторно5 го преобразовани  входной комбинации, и процесс повтор етс , в случае заданной кратности повторени  ошибки, определ емой счетчиком 16, дешифратор 17 выдает сигнал ошибки во внеш0 нюю цепь.

По окончании преобразовани  данной входной комбинации, т.е. после выдачи кода символа н МТК-2, на входных шинах устройства входна  комбинаци  сбрасываетс , блок сравнени  перехо5 дит в состо ние Несовпадение, и устройство выдает во внешнюю цепь следующий сигнал запроса информации. Последующа  входна  комбинаци  в коде ГОСТ может име.ть регистровый признак

Claims (2)

1. 0 либо совпадающий с регистровым признаком предыдущего символа и зафиксированного в регистр 3,либо не совпадающий с ним. В Случае, если признаки регистров не совпадают, устрой5 ство работает аналогично, при этом содержимое счетчика 11 сначала увеличиваетс  на два, а затем уменьшаетс  на два, так как входному символу соответствуют два преобразова0 ни : формирование регистра и символа в МТК-2. В случае, если признаки регистров совпадают,блок 4 сравнени  сразу переходит в режим Совпадение и коммутатор б с выхода элемента И. 7 выдает один управл ющий сигнал Символ, По этому сигналу дл  входной комбинации формируетс  только код символа в МТК-2. При этом содержимое счетчика 11 сначала увеличиваетс  на единицу, а затем уменьшаетс  на единицу. Таким образом, при правильной работе устройства содержимое счетчика 11 всегда равно числу начальной уставки . При неисправност х каких-либо элементов устройства, неправильной четности преобразованных кодов, в случа х, если число преобразований не соответствует входной комбинации содержимое счетчика 11 отличаетс  от начальной уставки в большую или мень шую сторону, и блок 13 формировани  ошибки вьщает сигнал ошибки во внешнюю цепь., В предлагаембм устройстве обеспе чиваетс  автоматическое обнаружение отказов элементов устройства, что повышает достоверность преобразовани  в нем информации. Формула изобретени  1. Устройство дл  преобразовани  последовательных многорегистровых кодов в параллельные с контролем, содержащее дешифратор, синхронизатор и шифратор, причем вход дешифра ра  вл етс  входом устройства, выход дешифратора соединен с первым входо шифратора, выход которого  вл етс  ходом устройства, отличающе е с   тем, что, с целью повышени  достоверности работы, в устройство введены блок контрол  по модулю, ре версивный счетчик, элемент ИЛИ, бло формировани  ошибки, коммутатор, ре гистр и блок сравнени , причем перв второй, третий и четвертый выходы синхронизатора соединены соответств но с первым входом, реверсивного сче чика, с первым, вторым -и третьим входами коммутатора, первый выход которого соединен со вторым входом вшфр атора и первым входом блока фор мировани  ошибки, вход устройства соединен с первыми входами регистра и блока сравнени , первый и второй выходы которого соединены соответственно с четвертым и п тым входами коммутатора, второй ыход которого соединен с третьим входом шифратора первым входом элемента ИЛИ и вторым входом регистра, выход которого соединен со вторым входом блока сравнени , выход шифратора соединен с входом блока контрол  по модулю, выход которого соединен со вторым входом реверсивного счетчика, выход которого соединен со вторым входом блока формировани  ошибки, первый выход блока формировани  ошибки  вл етс  вторым выходом устройства, второй выход блока формировани  ошибки соединен со вторым входом дешифратора и шестым входом коммутатора, третий выход которого  вл етс  третьим выходом устройства, второй выход дешифратора соединен со вторым входом элепента ИЛИ, выход которого соединен с третьим входом реверсивного счетчика . 2.Устройство по п. 1, о т л ич а ю щ е е с  -тем, что блок формировани  ошибки содержит схему сравнени , регистр уставки, счетчик и дешифратор , причем первый и второй входы схемы сравнени   вл ютс  соответственно первым и вторым входами блока , выход регистра уставки соединен с третьим входом схемы сравнени , выхдд которой соединен с входом счетчика, выходы счетчика соединены с входами дешифратора, первый и второй выходы которого  вл ютс  первым и вторым выходами блока. 3.Устройство по п. 1, отличающеес  тем, что коммутатор содержит первый, второй и третий элементы И, выходы которых  вл ютс  соответственно первым, вторым и третьим выходами коммутатора, первый, второй и третий входы коммутатора соединены соответственно с первыми входгили первого, второго и третьего элементов W, второй вход первого элемента И соединен с четвертым входом коммутатора, вторые входы второго и третьего элементов и соединены с п тым входом коммутатора, шестой вход которого соединен с третьим входом третьего элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 541163, кл. G 06 F 5/02, 1976.
2. 2.Авторское свидетельство СССР 480075, кл. G 06 F 5/00, 1975 ( прототип).