SU830581A1 - Аналоговое запоминающее устройство - Google Patents

Description

Изобретение относится к импульсной технике и применяется для запоминания, хранения и считывания аналоговой или дискретной информации.

Известно устройство для запомина- 5 ния аналоговых сигналов, которое содержит интегратор, компаратор, ключи, ячейку памяти и логические элементы М- ' . _<л

Однако точность восстановления Ю входного сигнала в этом устройстве ограничена конечной чувствительностью компаратора, ошибками, вносимыми ключами, и ошибками хранения информации в ячейке памяти, обуслсвленны- 15 ми токами утечки конденсаторов и входными токами компаратора, оказывающими дестабилизирующее действие на запоминаемое напряжение.

Наиболее близким по технической 20 сущности к предлагаемому является устройстве, содержащее триггер, первый вход которого соединен с первым входом устройства, а второй со вторым входом устройства и входом 25 первого генератора линейно нарастающего напряжения, выход которого подключен к первому входу схемы сравнения, второй вход которой соединен с выходом второго генератора линейно 30 нарастающего напряжения, вход которого связан с выходом триггера [2].

В данном устройстве точность вое-, становления длительности выходного импульса также ограничена чувствительностью схемы сравнения, нелинейностью и неидентичностью характеристик генераторов линейно нарастающего напряжения, а также ошибками хранения напряжения генератором линейно изменяющегося напряжения.

Цель изобретения - повышение точности.

Данная цель достигается тем, что в аналоговое запоминающее устройство, содержащее генератор спорной частоты и триггер управления, первый вход которого является одним из входов устройства, введен реверсивный счетчик , первый вход которого подключен к другому входу устройства, второй вход подключен к выходу генератора опорной частоты, а третий вход реверсивного счетчика подключен к выходу устройства и выходу триггера уравнения, второй вход которого подключен к выходу реверсивного счетчика.

На чертеже приведена блок-схема устройства.

Устройство содержит триггер 1 . управления, генератор 2 опорной частоты, реверсивный счетчик 3, первый 4 и второй 5 входы устройства и выход 6 устройства.

Устройство работает следующим образом. 5

В исходном положении триггер 1 управления и реверсивный счетчик 3 находятся в нулевом состоянии. Запоминаемый импульс поступает на второй вход 5 устройства и суммирующий J0 вход реверсивного счетчика 3. При этом в реверсивный счетчик 3 с генератора 2 опорной частоты·записывается код, пропорциональный длительности запоминаемого импульса. С приходом на .15 первый вход 4 устройства импульса, отстоящего от начала запоминаемого импульса на величину задержки,триггер 1 управления перебрасывается в единичное .состояние, формируя перед- jQ ний фронт выходного запоминающего импульса, который подается также на вычитающий вход реверсивного счетчика 3. При этом реверсивный счетчик 3 начинает счет в. обратном направлении _ импульсов генератора 2 -опорной частоты. В момент установки всех разрядов счетчика 3 в ноль триггер 1 управления перебрасывается в кулевое состояние, формируя задний фронт выходного запоминаемого импульса. ' 30

Таким образом, в предлагаемом · устройстве повышается точность восстановления длительности запоминае мого импульса за счет введения в устройство реверсивного счетчика, позволяющего исключить погрешность за время хранения промежуточной информации, имеющей место в известном устройстве, а также погрешность,, обусловленную нелинейностью и неидентичностью' характеристик генераторов линейнонарастающего напряжения.

Claims (2)

1. Изобретение относитс  к импульсной технике и примен етс  дл  запом нани , хранени  и считывани  аналоговой или дискретной информации. Известно устройство дл  запомина ни  аналоговых сигналов, которое содержит интегратор, компаратор, ключи,  чейку пам ти и логические элементы . Однако точность восстановлени  входного сигнала в этом устройстве ограничена конечной чувствительност компаратора, ошибками, вносимыми ключами, и ошибками хранени  информации в  чейке пам ти, обусловленны ми токами утечки конденсаторов и входными токами кс 1паратора, оказывающими дестабилизирующее действие на запоминаемое напр жение. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее триггер, первый вход которого соединен с пер вым входом устройства, а второй со вторым входом устройства и входо первого генератора линейно нарастаю щего напр жени , выход которого под ключен к первому входу схемы сравне ни , второй вход которой соединен с выходом второго генератора линейно нарастающего напр жени , вход которого св зан с выходом триггера 2. В данном устройстве точность вое-, становлени  длительности выходного импульса также ограничена чувствительностью схемы сравнени , нелинейностью и неидентичностью характеристик генераторов линейно нарастающего напр жени , а также ошибкги 1и хранени  напр жени  генератором линейно измен ющегос  напр жени . Цель изобретени  - повышение точности . Данна  цель достигаетс  тем, что в аналоговое запоминающее устройство, содержащее генератор спорной частоты и триггер управлени , первый вход которого  вл етс  одним из входов устройства, введен реверсивный счетчик , первый вход которого подключен к другому входу устройства, второй вход подключен к выходу генератора опорной частоты, а третий вход реверсивного счетчика прдключен к выходу устройства и выходу триггера уравлени , второй вход .которого подключен к выходу реверсивного счетчика . На чертеже приведена блок-схема устройства. Устройство содержит триггер 1 . управлени , генератор 2 опорной частоты , реверсивный счетчик 3, первый 4 и второй 5 входы устройства и выход 6 устройства. Устройство работает следующим образом. В исходном положении триггер 1 управлени  и реверсивный счетчик 3 наход тс  в нулевом состо нии. Запоминаег/ий импульс поступает на второй вход 5 устройства и суммирующий вход реверсивного счетчика 3. При эт в реверсивный счетчик 3 с генератора 2 опорной частотызаписываетс  код, пропорциональный длительности запоминаемого импульса. С приходом на первый вход 4 устройства импульса, отсто щего ох начала запоминаемого импульса на величину задержки,тригге 1 управлени  перебрасываетс  в единичное .состо ние, формиру  передний фронт выходного запоминающего импульса, который подаетс  также на вычитающий вход реверсивного счетчика 3. При этом реверсивный счетчик начинает счет в, обратном направлени импульсов генератора 2-опорной часто ты. В момент установки всех разр дов счетчика 3 в ноль триггер 1 управлени  перебрасываетс  в нулево состо ние, формиру  задний фронт вы ходного запоминаемого импульса. Таким образом, в предлагаемом устройстве повьдиаетс  точность восстановлени  длительности запоминаемого импульса за счет введени  в устройство реверсивного счетчика, позвол ющего исключить погрешность за врем  хранени  промежуточной информации , имекндей место в известном устройстве, а также погрешность,, обусловленную нелинейностью и неидентичностью характеристик генерахоров линейнонарастающего напр жени , Формула изобретени  Аналоговое запоминающее устройство, содержащее генератор опорной частоты и триггер управлени , первый вход которого  вл етс  одним из входов устройства , отличающеес  тем, что,.с целью повьшени  точности устройства, в него введен реверсивный счетчик, первый вход которого подключен к другому входу устройства, второй вход подключен к выходу генератора опорной частоты, а третий вход реверсивного счетчика подключен к выходу устройства и выходу триггера управлени , второй вход которого подключен к выходу реверсивного счетчика .. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 549837 кл. G 11 С 27/00, 1974.
2. 2.Авторское свидетельство СССР № 61.5545, кл. G 11 С 27/00, 1976 (прототип).