SU828436A2 - Device for discriminating and quantization of binary signals - Google Patents
Device for discriminating and quantization of binary signals Download PDFInfo
- Publication number
- SU828436A2 SU828436A2 SU792788122A SU2788122A SU828436A2 SU 828436 A2 SU828436 A2 SU 828436A2 SU 792788122 A SU792788122 A SU 792788122A SU 2788122 A SU2788122 A SU 2788122A SU 828436 A2 SU828436 A2 SU 828436A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- additional
- adder
- binary signals
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1one
Изобретение относитс к радиотехнике. Оно может использоватьс при приеме кодированной информации и вл етс усовершенствованием известного изобретени , описанного в авт. св. № 559442.The invention relates to radio engineering. It can be used when receiving coded information and is an improvement of the known invention described in ed. St. No. 559442.
Из основного изобретени по авт. св. № 559442 известно устройство выделени и квантовани бинарных сигналов, содержащее фильтр низкой частоты, блок регулировки входного напр жени , ключи, генератор тактовых импульсов, интеграторы со сбросом, преобразователь аналог-цифра, элемент задержки, блок вычитани , пороговый блок, сумматор, преобразователь цифра-аналог .1.Однако в известном устройстве мала достоверность .From the main invention of auth. St. No. 559442, a device for extracting and quantizing binary signals is known, which contains a low-pass filter, an input voltage control unit, keys, a clock generator, reset integrators, an analog-to-digital converter, a delay element, a subtraction unit, a threshold block, an adder, a digital converter analog .1. However, in the known device is low reliability.
Цель изобретени - повышение достоверности .The purpose of the invention is to increase credibility.
Дл этого в устройство выделени и квантовани бинарных сигналов введены квадратор, первый дополнительный сумматор и последовательно соединенные перемножитель , второй дополнительный сумматор и делитель, к второму входу которого подключен выход первого дополнительного сумматора, вход которого соединен с выходом квадратора, к входу которого подключен дополнительный выход сумматора, при этом выходы элемента задержки и п того ключа и дополнительный выход блока вычитани соединены с соответствующими входами перемножител , а выход делител подключен к дополнительному входу преобразовател аналог - цифра.For this, a quadr, a first additional adder and a serially connected multiplier, a second additional adder and a divider, the second input of which is connected to the output of the first additional adder, whose input is connected to the output of the quad, and which is connected to the input of an additional output of adder the outputs of the delay element and the fifth key and the auxiliary output of the subtractor are connected to the corresponding inputs of the multiplier, and the output The cable is connected to the analog input of the converter - analog.
На чертеже приведена структурна электрическа схема предлагаемого устройства.The drawing shows a structural electrical circuit of the proposed device.
Устройство содержит фильтр 1 низкой частоты, блок 2 регулировки входного напр жени , первый 3 и второй 4 ключи, интеграторы 5, 6 со сбросом, третий ключ 7, геиератор 8 тактовых импульсов, преобразователь 9 аналог - цифра, четвертый 10 и п тый 11 ключи, элемент задержки 12, блок 13 вычитани , сумматор 14, пороговый блок 15, преобразователь 16 цифра-аналог, перемножитель 17, первый дополнительный сумматор 18, квадратор 19, второй дополнительный сумматор 20 и делитель 21.The device contains a low-pass filter 1, an input voltage adjustment block 2, the first 3 and second 4 keys, integrators 5, 6 with reset, the third key 7, the geyrator of 8 clock pulses, the converter 9 analogue - digit, the fourth 10 and the fifth 11 keys , delay element 12, subtraction unit 13, adder 14, threshold unit 15, digit-analog converter 16, multiplier 17, first additional adder 18, quad 19, second additional adder 20 and divider 21.
Устройство работает следующим образом.The device works as follows.
Принимаемый сигнал через блок 2 поступает на входы первого 3 и второго 4 ключей . С выхода ключей 3, 4 сигнал поочередно поступает на интеграторы 5, 6. Сигналы с выходов интеграторов 5, 6 через третий ключ 7 поочередио поступают в преобразователь 9.The received signal through block 2 is fed to the inputs of the first 3 and second 4 keys. From the output of the keys 3, 4, the signal is alternately fed to the integrators 5, 6. The signals from the outputs of the integrators 5, 6 through the third key 7 alternately go to the converter 9.
Результат преобразовани в виде кода через четвертый 10 и п тый 11 ключи и элемент задерн кн 12 поступает на входы блоThe result of the conversion in the form of a code through the fourth 10 and fifth 11 keys and an element of the rear kn 12 is fed to the inputs of the block.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792788122A SU828436A2 (en) | 1979-06-29 | 1979-06-29 | Device for discriminating and quantization of binary signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792788122A SU828436A2 (en) | 1979-06-29 | 1979-06-29 | Device for discriminating and quantization of binary signals |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU559442 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU828436A2 true SU828436A2 (en) | 1981-05-07 |
Family
ID=20837123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792788122A SU828436A2 (en) | 1979-06-29 | 1979-06-29 | Device for discriminating and quantization of binary signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU828436A2 (en) |
-
1979
- 1979-06-29 SU SU792788122A patent/SU828436A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1040614A (en) | Improvements in or relating to code translation systems | |
GB1298371A (en) | Improvements in or relating to analogue to digital conversion systems and methods | |
US4209773A (en) | Code converters | |
GB1106160A (en) | Analogue to digital converter | |
GB1101969A (en) | Bipolar analog to digital converter | |
JPS6159913A (en) | Ad converting circuit | |
EP0031891A3 (en) | Multi-level charge-coupled devices memory system | |
ATA507481A (en) | A=D converter circuit - has converters, sample-and-hold circuits, clock driver and parallel-to-serial converter to add or switch A=D outputs for quantising input | |
SU828436A2 (en) | Device for discriminating and quantization of binary signals | |
SU1381706A1 (en) | Conveyer analog-to-digital converter | |
SU1499508A1 (en) | Arrangement for monitoring communication channel quality | |
SU1656574A1 (en) | Data compressor | |
SU646467A1 (en) | Digital television signal shaper | |
SU657652A2 (en) | Television signal compressing apparatus | |
SU1399889A1 (en) | A-d converter | |
SU1008901A1 (en) | Analogue-digital converter | |
SU395980A1 (en) | SEGMENT ANALOG-DIGITAL CONVERTER | |
SU974571A1 (en) | Analogue-digital converter of digitwise coding | |
GB1502792A (en) | Analogue to digital converter | |
SU1494218A2 (en) | Analog-to-digital converter | |
SU1133679A1 (en) | Device for transmitting and receiving signals | |
SU1757080A1 (en) | Device for digital phase detecting of pulse trains on unequal frequencies | |
SU815959A1 (en) | Digital frequency demodulator | |
JPS57152726A (en) | A/d converting circuit | |
SU557475A1 (en) | Automatic matching device |