Claims (2)
Поставленна цель достигаетс тем, что в устройство дл контрол информации, содержащее счетчик синхросигналов, блок индикации, генератор тактовых сигналов, блок формирователей, сумматор, блок управлени , блок пуска-останова, причем выход сумматора соединен с первым входом блока индикации, второй вход которого подключен к входу блока управлени и выходу блока сравнени кода, вход которого объединен с первым входом сумматора, второй вход которого подключен к выходу генератора тактовых сигналов и первому входу формирователей, второй вход которого вл етс входом устройства, первый выход устройства вл етс выходом блока пуска-останова, вход которого подключен к третьему входу сумматора, выходу блока управлени и третьему входу блока индикации , введены коммутатор, буферный накопитель , блок сравнени форматов, дешифратор и счетчик, причем выход счетчика соединен с четвертым входом блока индикации , вход счетчика соединен с четвертым входом блока индикации, вход счетчика соединен с выходом блока сравнени форматов, перва группа входов которого подключена к группе выходов счетчика синхросигналов, вход которого соединен с выходом дешифратора , группа выходов которого соединена с второй группой входов блока сравнени форматов, первый вход дешифратора подключен к выходу блока формирователей и первому входу буферного накопител , второй вход которого объединен с первым входом коммутатора и подключен к выходу блока управлени , выход буферного накопител соединен с вторым входом коммутатора , выход которого вл етс информационным выходом устройства. Кроме того, блок сравнени форматов содержит дешифратор теста, элементы И, группу элементов И, элемент ИЛИ и триггер , причем группа входов дешифратора теста вл етс первой группой входов блока сравнени форматов, группа выходов дешифратора теста подключена к первым входам элементов И группы, выходы которых подключены к входам элемента ИЛИ, выход которого соединен с первым входом триггера, второй вход которого соединен с первым выходом, дешифратора теста, выход которого соединен с первым входом элемента И, второй вход которого соединен с первым входом дешифратора, остальные входы которого подключены к вторым входам элементов И группы, причем выходы дешифратора вл ютс второй группой входов блока сравнени форматов, выходы которого вл ютс выходом элемента И. На чертеже представлена блок-схема устройства . Устройство контрол содержит блок 1 формирователей, буферный накопитель 2, блок 3 сравнени , сумматор 4, дешифратор 5, блок 6 сравнени форматов, счетчик 7 синхросигналов, блок 8 индикации, блок 9 управлени , счетчик 10, блок 11 пуска-останова , коммутатор 12, выход 13 генератора тактовых сигналов, дешифратор 14 теста, элемент 15 И, элемент 16 ИЛИ, триггер 17 и элемент 18 И. Устройство работает следуюш.им образом . В блоке 9 управлени формируетс сигнал пуска, поступаюший через блок 11 пуска-останова в считываюшее устройство. Информаци от последнего поступает в блок 1 формирователей, где производ тс необходимые преобразовани входных сигналов и прив зка их к частоте генератора 13 тактовых сигналов. С выхода блока 1 формирователей информаци поразр дно подаетс в буферный накопитель 2, дешифратор 5, блок 3 сравнени и сумматор 4. Дешифратор 5 выдел ет из поступающей информации служебные символы и синхросигналы . Символы поступают на соответствующие входы блока 6 форматов, а синхросигналы - на счетчик 7, выходы которого поразр дно соединены со входами дешифратора 14 теста, блока 6 сравнени форматов. Сигналы с выходов дешифраторов 5 и 14 поступают в блок 6 сравнени форматов на соответствующие входы, элементов 15 И так, что, в случае прихода символа ШС на определенном ему в контролируемом сообщении месте, на выходе одного из элементов 15 И формируетс сигнал. Этот сигнал через элемент 16 ИЛИ устанавливает триггер 17 в положение, разрешающее работу элемента 18 И. Затем в случае, если за врем , определ емое форматом контролируемого сообщени , на второй вход элемента 18 И с дешифратора служебных символов приходит сигнал РИ, он по вл етс на выходе блока и сигнализирует о соответствии формата контролируемого сообщени . В случа х, когда сигнал ШС элемента 16 ИЛИ не поступает (сигнал ШС отсутствует или приходит не на свое место) или когда триггер 17 устанавливаетс сигналом «Сброс с дешифратора 14 теста в положение, запрещающее работу элемента 18 И (нарушение прин тых интервалов между символами РИ), сигнал РИ на выходе блока не по вл етс , что вл етс признаком нарушени формата сообщени . Таким образом, число выходов дешифраторов 5 и 14, и элемента 15 И определ етс числом контролируемых форматов сообщений. Выходной сигнал блока 6 сравнени форматов подаетс на входы счетчика 10, блока 8 индикации и блока 9 управлени . Блок 3 сравнени обеспечивает посимвольную проверку входной информации и формирует сигнал управлени , также поступающий в блоки индикации 8 и управлени 9 и на счетчик 10. Буферный накопитель 2, емкость которого определ етс максимальным числом символов в контролируемом сообщении, осуществл ет посимвольное накопление информации . Сумматор 4, управл емый генератором 13 тактовых сигналов, производит посимвольное суммирование информации. Суммирование производитс сначала по каждому контролируемому сообщению, а затем по сигналу с блока 9 управлени полученный результат прибавл етс к общей контрольной сумме . При обнаружении ощибки по сигналу с блока 6 сравнени форматов или блока 3 сравнени блок 9 управлени формирует сигнал управлени , поступающий в буферный накопитель 2 и коммутатор 12, где информаци замен етс служебными символами . например символами «Ожидание. Этот же -сигнал через блок 11 пуска-останова останавливает считывающее устройство и запрещает в сумматоре 4 ввод суммы неправильного сообщени в общую контрольную сумму. Блок 8 индикации служит дл отображени состо ний счетчика 10, сумматора 4 и сигналов управлени с блоков 6 и 3. Контрольна сумма в конце массива выводитс из сумматора 4 в блок. 8 индикации , и оператор может сравнить полученный результат с известным. В предлагаемом устройстве может осуществл тьс контроль и без контрольной суммы, так как обеспечиваетс обнаружение обоих видов ошибок, привод щих к искажению контрольной суммы - искажение и потер (по вление) символов. Формула изобретени 1 Устройство дл контрол информации, содержащее счетчик синхросигналов, блок индикации, генератор тактовых сигналов, блок формирователей, сумматор, блок управлени , блок пуска-останова, причем выход сумматора соединен с первым входом блока индикации, второй вход которого подключен к входу блока управлени и выходу блока сравнени кода, вход которого объединен с первым входом сумматора, второй вход которого подключен к выходу генератора тактовых сигналов и первому входу блока форми4)ователей, второй вход которого вл етс входом устройства, первый выход устройства вл етс выходом блока пуска-останова, вход которого подключен к третьему входу сумматора, выходу блока управлени и третьему входу блока индикации , отличающеес тем, что, с целью повыщени достоверности контрол , оно содержит коммутатор, буферный накопитель, блок сравнени форматов, дешифратор и счетчик, причем выход счетчика соединен с четвертым входом блока индикации, вход счетчика соединен с выходом блока сравнени форматов, перва группа входов которого подключена к группе выходов счетчика синхросигналов, вход которого соединен с выходом дешифратора, группа выходов которого соединена с второй группой входов блока сравнени форматов, первый вход дешифратора подключен к выходу блока формирователей и первому входу буферного накопител , второй вход которого объединен с первым входом коммутатора и подключен к выходу блока управлени , выход буферного накопител соединен с вторым входом коммутатора, выход которого вл етс информационным выходом устройства. 2. Устройство по п. 1, отличающеес тем, что блок сравнени форматов содержит дешифратор теста, элемент И, группу элементов И, элемент ИЛИ и триггер, причем группа входов дешифратора теста вл етс первой группой входов блока сравнени форматов , группа выходов дешифратора теста подключена к первым входам элементов И группы, выходы которых подключены к входам элемента ИЛИ, выход которого соединен с первым входом триггера, второй вход которого соединен с первым выходом дешифратора , выход которого соединен с первым входом элемента И, второй вход которого соединен с первым входом дешифратора, остальные входы которого подключены к вторым входам элементов И группы, причем выходы дешифратора вл ютс второй группой входов блока сравнени форматов, выходы которого вл ютс выходом элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 528571, кл. G 06 F 11/08, 1974. The goal is achieved in that the device for controlling information contains a clock counter, a display unit, a clock generator, a driver unit, an adder, a control unit, a start-stop unit, the output of the adder is connected to the first input of the display unit, the second input of which is connected to the input of the control unit and the output of the code comparison unit, the input of which is combined with the first input of the adder, the second input of which is connected to the output of the clock signal generator and the first input of the drivers, the second input The device is the input, the first output of the device is the output of the start-up unit, the input of which is connected to the third input of the adder, the output of the control unit and the third input of the indicating unit, a switch, a buffer storage unit, a format comparison unit, a decoder and a counter are entered, and the counter output is connected to the fourth input of the display unit, the counter input is connected to the fourth input of the display unit, the counter input is connected to the output of the format comparison unit, the first group of inputs of which is connected to the group you one clock signal counter, the input of which is connected to the output of the decoder, a group of outputs of which is connected to the second group of inputs of the format comparison block, the first input of the decoder is connected to the output of the driver unit and the first input of the buffer accumulator, the second input of which is combined with the first input of the switch and connected to the output of the block control, the output of the buffer accumulator is connected to the second input of the switch, the output of which is the information output of the device. In addition, the format comparison block contains a test decoder, AND elements, AND group of elements, OR element and trigger, with the test decoder input group being the first group of formats comparison input block, the test decoder output group connected to the first inputs of AND elements whose outputs connected to the inputs of the OR element, the output of which is connected to the first input of the trigger, the second input of which is connected to the first output, the decoder of the test, the output of which is connected to the first input of the AND element, the second input of which the first input of the decoder, the other inputs of which are connected to second inputs of the AND group, wherein the outputs of the decoder are a second group of inputs the comparison unit formats, outputs of which are the output of the element I. In the drawing, a block diagram of the device. The control device contains a driver 1, a buffer storage 2, a comparison 3, an adder 4, a decoder 5, a format comparison 6, a clock counter 7, an indication block 8, a control block 9, a counter 10, a start-stop block 11, a switch 12, the output 13 of the clock signal generator, the decoder 14 of the test, the element 15 AND, the element 16 OR, the trigger 17 and the element 18 I. The device works as follows. In control unit 9, a start signal is generated, which is fed through a start-stop unit 11 to a reading device. The information from the latter goes to block 1 of the formers, where the necessary conversions of the input signals are made and linked to the frequency of the oscillator 13 clock signals. From the output of block 1, the information drivers are bitwise supplied to the buffer storage device 2, the decoder 5, the comparison unit 3 and the adder 4. The decoder 5 extracts the service symbols and sync signals from the incoming information. The symbols arrive at the corresponding inputs of the 6 format block, and the sync signals go to the counter 7, the outputs of which are bit-wise connected to the inputs of the decoder 14 of the test, block 6 of the format comparison. The signals from the outputs of the decoders 5 and 14 are received in block 6 comparison of formats to the corresponding inputs, elements 15 And so that, in the case of the arrival of an AL symbol at a place determined by it in a controlled message, a signal is generated at the output of one of the elements 15 AND. This signal through the element 16 OR sets the trigger 17 to the position allowing the operation of the element 18 I. Then, if during the time determined by the format of the message being monitored, the second input of element 18 And the RS signal decoder comes at the output of the block and signals the compliance of the format of the monitored message. In cases when the signal of the loop of the element 16 OR is not received (the signal of the loop is missing or does not come in its place) or when the trigger 17 is set by the signal "Reset from the decoder 14 of the test to the position prohibiting the operation of the element 18 AND (violation of accepted intervals between characters RI), the RI signal at the output of the block does not appear, which is a sign of a violation of the message format. Thus, the number of outputs of the decoders 5 and 14, and element 15 And is determined by the number of monitored message formats. The output signal of the format comparison unit 6 is fed to the inputs of the counter 10, the display unit 8 and the control unit 9. Comparison unit 3 provides a character check of input information and generates a control signal, also supplied to display units 8 and control 9, and to counter 10. Buffer drive 2, the capacity of which is determined by the maximum number of characters in the message being monitored, carries out character-by-information accumulation. The adder 4, controlled by the generator 13 of the clock signals, performs character-by-character summation of information. The summation is performed first over each monitored message, and then the signal from the control block 9 adds the result to the total checksum. When an error is detected by the signal from the format comparison block 6 or the comparison block 3, the control block 9 generates a control signal arriving at the buffer store 2 and the switch 12, where the information is replaced with service symbols. for example, the characters “Waiting. This same signal, through the start-stop unit 11, stops the reader and prohibits in the adder 4 the input of the sum of the incorrect message into the total checksum. The display unit 8 serves to display the states of the counter 10, the adder 4 and the control signals from blocks 6 and 3. The checksum at the end of the array is output from the adder 4 to the block. 8 indications, and the operator can compare the obtained result with the known one. In the proposed device, a control can be carried out without a checksum, since it provides detection of both types of errors leading to a distortion of the checksum — distortion and loss (appearance) of symbols. Claim 1 An information monitoring device comprising a clock counter, a display unit, a clock generator, a driver unit, an adder, a control unit, a start-up unit, the output of the adder connected to the first input of the display unit, the second input of which is connected to the input of the control unit and the output of the code comparison block, the input of which is combined with the first input of the adder, the second input of which is connected to the output of the clock signal generator and the first input of the block forming4) the second input of which is the input of the device, the first output of the device is the output of the start-up unit, the input of which is connected to the third input of the adder, the output of the control unit and the third input of the display unit, characterized in that it contains a switch, a buffer storage , the format comparison block, the decoder and the counter, the counter output is connected to the fourth input of the display unit, the counter input is connected to the output of the format comparison block, the first group of inputs of which is connected to the output group The clock counter, whose input is connected to the decoder output, the output group of which is connected to the second group of inputs of the format comparison block, the first input of the decoder is connected to the output of the driver unit and the first input of the buffer accumulator, the second input of which is combined with the first input of the switch and connected to the output of the block control, the output of the buffer accumulator is connected to the second input of the switch, the output of which is the information output of the device. 2. The device according to claim 1, wherein the format comparison block comprises a test decoder, an AND element group, an AND element, and a trigger, the input group of the test decoder is the first group of input of the format comparison block, the test decoder output group is connected to the first inputs of elements AND groups, the outputs of which are connected to the inputs of the element OR, the output of which is connected to the first input of the trigger, the second input of which is connected to the first output of the decoder, the output of which is connected to the first input of the element AND, the second the input of which is connected to the first input of the decoder, the remaining inputs of which are connected to the second inputs of the elements AND groups, the outputs of the decoder being the second group of inputs of the format comparison unit, the outputs of which are the output of element I. Sources of information taken into account in examination 1. USSR Author's Certificate No. 528571, cl. G 06 F 11/08, 1974.
2.Авторское свидетельство СССР № 474824, кл. G Об К 5/02, 1972 (прототип ) .2. USSR author's certificate number 474824, cl. G About K 5/02, 1972 (prototype).
иНФINF
tt
ycmpouc/nfyycmpouc / nfy