Изобретение относитс к вычислительной технике, а именно к контролю долговременных запоминакмдих микросхем на интегральных запоминакнцих микросхемах словарного типа. Известно устройство дл контрол байтов хран щейс информации, осуществл ющее помимо контрол поразр дных сумм, сквозной контроль по четности восьми групп слов, адреса , которых выбираютс по следующей схеме: 1разр д - 1-ое, 9-ое, 17-ое,... 2разр д - 2-ое, 10-ое, 18-ое,.. 8 разр д - 8-ое, 16-ое, 24-ое,.. и эффективно обнаруживающее, помимо однократных ошибок, еще и двукратные если количество слов в блоке пам ти менее 80 IJ . Наиболее близким к предлагаемому вл етс устройство дл контрол бло ка посто нной пам ти с контролем на четность поразр дных сумм, содержащ регистр параллельного действи со счетными входами узел установки кон рольных чисел и схему сравнени 2} Цель изобретени - повышение точ ности контрол . Поставленна цель достигаетс тем, что в устройство дл контрол долговременной пам ти, содержащее схему сравнени , перва группа входов которой подключена к выходам блока установки контрольных чисел, введены сумматоры , входы которых вл ютс входами устройства, счетчики, вход каждого из которых подключены к выходу переноса соответствующего сумматора, выходы счетчиков и сумматоров подключены ко второй группе входов схемы сравнени . На чертеже представлена блок-схема устройства дл контрол долговременной пам ти. Устройство дл контрол долговременной пам ти содержит подключенные к выходам блока 1 долговременной пам ти, многоразр дные сумматоры 2, перенос из старших разр дов которых подаетс на вход счетчика 3 по цеп м 4, выходы счетчиков вместе с выходами сумматоров подаютс на первые входы схемы 5 сравнени , вторые входы которой соединены с выходами блока 6 установки контрольных чисел. Устройство работает следующим образом.The invention relates to computing, namely, to the control of long-term memory chips on integrated memory chips. A device for monitoring bytes of stored information is known, which, in addition to monitoring bit-sum sums, carries out parity control of eight groups of words, addresses that are selected according to the following scheme: 1flash - 1st, 9th, 17th, .. 2dir - 2nd, 10th, 18th, .. 8 bit d - 8th, 16th, 24th, .. and effectively detecting, in addition to one-time errors, also double if the number of words less than 80 IJ in the memory block. The closest to the present invention is a device for monitoring a fixed memory block with parity control of bitwise sums, contains a parallel register with counting inputs, a control numbers setting unit and a comparison circuit 2}. The purpose of the invention is to improve the accuracy of control. The goal is achieved by the fact that a device for controlling long-term memory containing a comparison circuit, the first group of inputs of which is connected to the outputs of the control number setting block, has been added adders whose inputs are the inputs of the device, the counters each of which is connected to the transfer output the corresponding adder, the outputs of the counters and adders are connected to the second group of inputs of the comparison circuit. The drawing shows a block diagram of a device for monitoring long-term memory. The device for monitoring the long-term memory contains connected to the outputs of the block 1 long-term memory, multi-bit adders 2, the transfer of which from the higher bits is fed to the input of the counter 3 along the chains 4, the outputs of the counters together with the outputs of the adders , the second inputs of which are connected to the outputs of the block 6 installation of control numbers. The device works as follows.