SU811259A1

SU811259A1 - Device for processing interruption request priorities

Info

Publication number: SU811259A1
Application number: SU792750252A
Authority: SU
Inventors: Анатолий Иванович Белоус; Владимир Владимирович Горовой; Марлен Юзефович Кляшторный; Борис Хаймович Красницкий; Николай Гавриилович Кузьменко; Юрий Иванович Савотин; Юрий Яковлевич Сосновский; Сергей Тимофеевич Хвощ
Original assignee: Предприятие П/Я Р-6155
Priority date: 1979-01-05
Filing date: 1979-01-05
Publication date: 1981-03-07

Description

ТО.М, а не с приоритетом прерываний программы , необходимо переустанавливать содержимое регистра текущего состо ни в номер .прерывающей программы. При выходе же из прерывающей подпрограммы необходимо в регистре текущего состо ни восстановить номер старой программы.TO.M, and not with the priority of the program interrupts, it is necessary to reset the contents of the current status register to the program interrupt number. When exiting the interrupting subroutine, it is necessary to restore the old program number in the current state register.

Эти операции тpieбyют введени специальных команд в прерывающие подпрограммы и дополнительного оборудовани дл управлени входами регистра текущего состо ни .These operations involve the introduction of special commands into interrupting subroutines and additional equipment to control the inputs of the current state register.

Недостатком микропроцессора вл етс необходимость установки содержимого регистра текущего состо ни при входах и выходах в прерывающих программах, что снижает быстродействие микропроцессора и требует дополнительных аппаратурных затрат.The disadvantage of a microprocessor is the need to set the contents of the current state register at inputs and outputs in interrupting programs, which reduces the speed of the microprocessor and requires additional hardware costs.

Целью изобретени вл етс повышение быстродействи работы устройства за счет автоматического сохранени и восстановлени приоритетов программ при прерывани х .The aim of the invention is to increase the speed of operation of the device by automatically saving and restoring program priorities during interruptions.

Поставленна цель достигаетс тем, что в устройство, содержащее регистр запросов , блок выходных элементов И, схему сравнени приоритетов, триггер прерывани и триггер запрета прерывани и коммутатор , причем информационный вход регистра запросов вл етс входом запросов устройства, а первый выход соединен с первыми входами блока выходных элементов И и схемы сравнени приоритетов, выход которой соединен с первым входом коммутатора , выход которого соединен с первым входом триггера прерывани , выход которого соединен с выходом прерывани устройства , управл ющий вход устройства соединен с вторыми входами коммутатора, триггера прерывани и блока выходных элементов И, третий вход которого соединен со вторым выходом регистра запросов, выход триггера прерывани соединен с первым входом триггера запрета прерывани , второй вход которого соединен с управл ющ ,им входом устройства, а выход - с третьим входом коммутатора и вторым входом регистра запросов, выход блока выходных элементов П вл етс выходом запросов прерывани устройства, введены стек регистров состо ний, входной и выходной коммутаторы, дещифратор, счетчик и управл ющий коммутатор, причем выход блока выходных элементов И соединен через входной коммутатор с информационным входом стека регистров состо ний, выход которого соединен через выходной .коммутатор со вторым входом схемы сравнени приоритетов, управл ющие входы входного и выходного коммутаторов соединены с выходом дешифратора, вход которого соединен -с выходом .счетчика, вход которого соединен с иервым выходом управл ющего коммутатора, второй выход The goal is achieved in that the device containing the request register, the output element block AND, the priority comparison circuit, the interrupt trigger and the interrupt inhibit trigger and the switch, the information input of the request register being the input of the device requests and the first output connected to the first inputs of the block output elements And a priority comparison circuit, the output of which is connected to the first input of the switch, the output of which is connected to the first input of the interrupt trigger, the output of which is connected to the output of the interrupt and the device, the control input of the device is connected to the second inputs of the switch, the interrupt trigger, and the output element block AND, the third input of which is connected to the second output of the query register, the output of the interrupt trigger is connected to the first input of the interrupt inhibit trigger, the second input is connected to the control, the device input, and the output with the third input of the switch and the second input of the query register, the output of the output element block P is the output of the device interrupt requests, the stack of the status registers is entered, the input output and output switches, decipher, counter and control switch, the output of the output element block I is connected via an input switch to the information input of the state register stack, the output of which is connected through the output switch to the second input of the priority comparison circuit, the control inputs of the input and output switches are connected to the output of the decoder, the input of which is connected to the output of the counter, the input of which is connected to the digital output of the control switch, the second output

которого соединен с управл ющими входом стека регистров, первый и второй входы управл ющего коммутатора соединены соответственно с управл ющим входом устройства и стробирующим входом устройства .which is connected to the control input of the register stack, the first and second inputs of the control switch are connected respectively to the control input of the device and the gate input of the device.

Структурна схема устройства приведена на чертеже.The block diagram of the device shown in the drawing.

Устройство дл обработки приоритетов запросов прерываний содержит регистр / запросов, первый вход которого св зан со входом запросов прерываний 2, схему сравнени приоритетов 3, блок выходных элементов И 4, выход которого св зан с выходом запросов прерываний 5, последовательно соединенные входной коммутатор 6, стек регистров состо ни 7 и выходной коммутатор 8, выход которого св зан с одним из входов схемы сравнени приоритетов 3, коммутатор 9, выход которого св зан с одним из .входов триггера црерывани 10, выход которого св зан с выходом прерывани /У и первым входом триггера запрета прерывани 12, блок управлени стеком 13, первый вход которого св зан с стробирующнм входом 14, а второй - с управл ющим входом i/5.The interrupt request priority processing device contains a register / requests, the first input of which is connected to the input of interrupt requests 2, a priority comparison circuit 3, a block of output elements AND 4, the output of which is connected to the output of interrupt requests 5, serially connected input switch 6, stack status registers 7 and an output switch 8, the output of which is connected to one of the inputs of the priority comparison circuit 3, a switch 9, the output of which is connected to one of the inputs of the termination trigger 10, the output of which is connected to the output n eryvani / C and the first input latch 12 disabling interrupts, stack control unit 13, a first input of which is coupled to the input strobiruyuschnm 14, and the second - to a control input i / 5.

Блок 13 содержит дешифратор 16, управл ющий коммутатор ./7 и счетчик 18.Unit 13 contains a decoder 16, a control switch ./7 and a counter 18.

Первый выход регистра запросов / св зан с первым.и входами схемы сравнени приоритетов 3 и блока 4, второй выход - со вторым входом блока 4, выход которого св зан со входом входного коммутатора. Выходы блока управлени стеком 13 соединены соответственно со вторым входом коммутатора 6, стека регистров состо ни 7 и выходного коммутатора 8.The first output of the query register is connected to the first and the inputs of the priority comparison circuit 3 and block 4, the second output is connected to the second input of block 4, the output of which is connected to the input of the input switch. The outputs of the stack control unit 13 are respectively connected with the second input of the switch 6, the state registers stack 7 and the output switch 8.

Выход схемы сравнени приоритетов 3 соединен с первым входом коммутатора 9. Вторые входы коммутатора 9, триггера прерываний 10, триггера запрета прерывани 12 и третий вход блока 4 соединены с управл ющим входом 15. Выход триггера запрета прерывани 12 соединен с третьим входом коммутатора 9 и вторым входом регистра запросов прерываний /.The output of the priority comparison circuit 3 is connected to the first input of the switch 9. The second inputs of the switch 9, interrupt trigger 10, interrupt inhibit trigger 12 and the third input of block 4 are connected to control input 15. The output of interrupt inhibit trigger 12 is connected to the third input of switch 9 and the second the interrupt request register input.

Устройство работает следующим образом .The device works as follows.

На вход регистра запросов 1 по входу запросов прерываний 2 приход т запросы на прерывани . На выходе регистра / индицируетс код, соответствующий номеру активного в насто щий момент источника запроса с наивысшим приоритетом. Этот код поступает на первый вход схемы сравнени приоритетов 3, на второй вход которой коммутатора 8 поступает код, характеризующий приоритет обрабатываемой в насто щее врем программы, записанный специальной командой из ЦВМ в стек регистров состо ни .7.At the input of the register of requests 1 to the input of requests for interrupts 2, there are requests for interrupts. At the output of the register /, the code corresponding to the number of the currently active source of the request with the highest priority is displayed. This code goes to the first input of the priority comparison scheme 3, to the second input of which switch 8 receives a code characterizing the priority of the program currently being processed, written by a special command from the digital computer to the stack of status registers.

Claims

If the request register contains .1 code that exceeds the current priority, a signal is generated at its output that sets up the interrupt trigger 10 through the switch 9, from which the interrupt request enters the microcomputer. At the same time, the interrupt inhibit trigger 12 is reset, which "freezes the state of the request register 1 at the time of the transition to the interrupting program in order to ensure the conditions for a correct transition. IB as the pointer of the entry point into the interrupting program (or its identification), the outputs of the coded interrupt request numbers are used, and through block 4, the control source signal 1/5 indicates the number of the active source causing the interrupt. When switching to the next interrupt routine, the first free register register stack 7 registers the interrupt subprogram priority corresponding to the active request number with the highest priority coming from the output of block 4 through switch 6 under the control of the stack control unit 13, which simultaneously connects the input of switch 8 to the newly loaded stack of registers 7. Thus, in the block of the stack of registers, automatically, when going to the interrupting subroutines, their priority is remembered. The number of registers in the stack of registers 7 corresponds to the number of interrupt request inputs in the request register /. Thus, the stack can save priorities when switching to the maximum possible number of interrupt routines. When exiting the interrupt routines, the stack control unit 13 from input 14 receives a signal gating the connection of switch 6 and output switch 8 one level lower in the stack, i.e., to the first occupied register, calculated from the one that worked. This register stores the priority of the program interrupts, which must be restored. Consequently, the stack works like a classic shop. Thus, the introduction of the current state register stack allows the program to automatically save and restore program priorities when entering and returning from interrupts. Claims An interrupt request priority processing device containing a request register, an output element block, a priority comparison scheme, an interrupt trigger and an interrupt inhibit trigger, and a switch, the 11th information input of the request register being an input of device requests and the first output connected to the first inputs of the unit output elements And a priority comparison circuit whose output is connected to the first input of the switch, the output of which is connected to the first input of the interrupt trigger, the output of which connected to the interrupt output of the device; the control input of the device is connected to the second inputs of the switch, the interrupt trigger, and the block of output elements AND, the third input of which is connected to the second output of the query register, the output of the interrupt trigger is connected to the first input of the interrupt inhibit trigger, the second input is connected to the control input of the device, and the output with the third input of the switch and the second input of the query register, the output of the block of output elements I, is the output of the interrupt requests of the device, so that, in order to increase the speed of speed, it contains a stack of status registers, input and output switches, a decryptor, a counter and a control switch, and the output of the AND output element block is connected through the input switch to the information input of the state register stack, the output of which is connected via the output switch with the second input of the priority comparison scheme, the control inputs of the input and output switches are connected to the output of the decoder, the input of which is connected to the output of the counter, whose input is connected ene to the first output of the control switch, the second output of which is connected to the control input of the register stack, the first and second switch control inputs are respectively connected to a control device and input strobe input device. Sources of information taken into account in the examination: 1.Belous A.I. and others. Universal single-chip microprocessor. “Electronic Industry, 1977, No. 5.

2.Schottky bipolar LSI microcomputer Set. E2 / 4 Interupt control unit 1975 (prototype).