SU811237A1 - Устройство дл генерировани сигналовзАдАННОй фОРМы - Google Patents
Устройство дл генерировани сигналовзАдАННОй фОРМы Download PDFInfo
- Publication number
- SU811237A1 SU811237A1 SU782622674A SU2622674A SU811237A1 SU 811237 A1 SU811237 A1 SU 811237A1 SU 782622674 A SU782622674 A SU 782622674A SU 2622674 A SU2622674 A SU 2622674A SU 811237 A1 SU811237 A1 SU 811237A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- outputs
- counter
- logical
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
- Feedback Control In General (AREA)
Description
ства соединен с третьим входом первого элемента И и через элемент НЕ - с TipeTb:им .входом элемента И.
Необходимо отметить, что в зависимости от конкретного внда модул ции и используемого модул тора может потребоватьс различное число синхронных сигналов , измен ющихс по определенным п разным законам. Поэтому, вообще говор , к выходу счетчика может быть параллельно подключено различное число блоков пам ти , выход каждого будет подключен к выходу устройства через свой цифро-аналоговый преобразователь. Устройство в этом случае будет многоканальным.
На чертеже представлена блок-схема устройства.
Устройство содержит элемент НЕ /, вход которого соединен с входом сиихронизацш-1 устройства (па который поступает информационный сигнал - последовательный бинарный код), элемент И 2, вход которого соединен с входом еинхронизации устройства, элемент И 3, вход которого соединен с выходом элемента НЕ /. С помощью элемента НЕ / и элементов И 2, 3 осуществл етс синхронизаци устройства внешним информационным сигналом. Выход элемента И 2 соединен с входом сложени реверсивного счетчика 4, а выход элемента И 5 - с входом вычитани реверсивного счетчика 4. Выходы всех разр дов счетчика 4 соединены с входами дешифратора минимальной кодовой комбинации 5, дешифратора максимальной кодовой .комби-нации 6 и в общем случае с N блоков пам ти 7, выходы которых подключены к входам цифро-аналоговых преобразователей 8 соответственно, выходы которых вл ютс выходами устройства.
С помощью даиного устройства осуществл етс формирование (сглаживание) момента фронта манипул ции информационного сигнала по N требуемым законам. Блоки иам ти выполн ют роль с)уикциолальных кодовых преобразователей, где каждому коду адреса считывани став тс в соответствие выходные коды большей разр дности, наход щиес в линейной зависимости с требуемыми значени ми иапр женн выходных сигналов формирова-. тел .
Таким образом, выходы всех разр дов счетчика 4 соединены е соответствующими входами дешифраторов минимальной 5 и максимальиой 6 кодовых комбинаций и е адресными входами /V блоков пам ти 7, выходы которых соедииены с соответствующими входами .V цифро-аналоговых преобразователей 8, выходы которых вл ютс выходами формировател . Причем выход Qiiiii, дешифратора минимальной кодовой комбинации 5 соединен е входом элемента PI 3, а выход дешифратора максимальной кодовой комбинации 6 соединен с входом
элемента И 2. Выход генератора импульсов иодключеи 1 входам элементов П 2 и 3.
Устройство работает следующим образом . На вход сннхроиизации уетройетва подаетс бинарный сигнал, несущпй информацию , а е выхода генератора импульсов 9 следуют тактовые имиульсы с периодом не
1
оолыне, чем ,,j длительности самого короткого информационного имиульса (где /г - число разр дов счетчика 4). Если в ьсрвый момент времени иосле включени счетчик 4 находитс в промежуточном ео5 сто нии (не в экстремальном), то с выхода QMHII денл;фратора минимальной кодовой комбинации 5 и с выхода QuaKc дешифратора максимальной кодовой комбннации 6 па входы элементов Н 2 и 5 воздействует логическа «1. Доиустим, что в момент включеии на вход сиихронизации устройства воздействовали логическа «1, тогда тактовые импульсы проход т на вход сло;ксии реверсивиого счетчика 4 через эле5 мент И 2. По мере поступлени тактовых импульсов на реверсивный счетчик 4 иа адресиые входы Л блоков иам ти 7 иостуиает сигнал с соответствующих выходов счетчика 4, который иодаетс также на 0 входы дешифраторов экстремальных кодовых комбинаций 5 и 6. Блоки нам ти 7 осуществл ют функциональное нреобразование двоичного кода реверсивного счетчика 4 ъ N кодов большей разр дности, линейно 5 св занных с требуемыми значени ми выходных напр жений устройства. Кодовые комбинации с выходов блоков иам ти 7 подаютс иа соответствующие входы цифроаиалоговых преобразователей 8, осуществ0 л ющих линейное преобразование этих комбннации в ;V напр жений с носл-едующей фильтрацией паразитных сиектральных составл ющих тактовой частоты. После достижени полпого заполнени ревер5 сивпого счетчика 4 сигнал иа выходе Qwaxc дешифратора максимальной кодовой комбииацни 6 замеи етс на логический «О, а на выходе Р„„н дешифратора минимальной кодовой комбннации остаетс логическа 50 «1, в результате чего оба элемента PI 2 и 5 закрыты и тактовые нмнульсы иа реверсивный счетчнк 4 не иостуиают. На выходе устройства фиксируютс экстремальные наир жени . Устойчивое состо ние схемы 5 устройства сохран етс до замены на входе синхронизации устройства логической «1 на логический «О. В этом случае элемеит И 2 оетаетс в закрытом состо нии, а на нервом входе элемента И 3 ноеле ин60 всртировани элементом НЕ / логический «О замен етс на логическую «1 и элемент И 3 открываетс . Тактовые импульсы, нроход через него, воздействуют на вход вычитани реверсивиого счетчика 4, и на 65 выходе уетройетва формируетс по задайным законам N переходов из одного уровн напр жени в другой. Формирование переходов заканчиваетс при по влении на выходе QMHH дешифратора минимальной кодовой комбинации 5 логического «О, в результате чего элемент И 3 закрываетс и на N выходах устройства фиксируютс заданные уровни напр жени . Это устойчивое состо ние сохран етс до замены на входе синхронизации устройства логического «О на логическую «1, после чего процесс формировани переходов повторитс в обратном пор дке.
Устройство может быть эффективно использовано как многоканальное устройство дл «скруглени момента (фронта) манипул ции бинарного информационного сигнала по выбранным законам.
Использование устройства позвол ет значительно сузить спектр излучаемого сигнала, что важно при решении задач, св занных с элект(р01магнитной совместимостью или при использовании канала св зи с ограниченной полосой.
Claims (2)
1.Авторское свидетельство СССР ЛЬ 451989, кл. G 06 Е 1/02, 1973.
2.Авторское свидетельство № 271108, кл. G 06 Е 1/02, 1969 (прототпп).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782622674A SU811237A1 (ru) | 1978-06-01 | 1978-06-01 | Устройство дл генерировани сигналовзАдАННОй фОРМы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782622674A SU811237A1 (ru) | 1978-06-01 | 1978-06-01 | Устройство дл генерировани сигналовзАдАННОй фОРМы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU811237A1 true SU811237A1 (ru) | 1981-03-07 |
Family
ID=20767613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782622674A SU811237A1 (ru) | 1978-06-01 | 1978-06-01 | Устройство дл генерировани сигналовзАдАННОй фОРМы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU811237A1 (ru) |
-
1978
- 1978-06-01 SU SU782622674A patent/SU811237A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4232193A (en) | Message signal scrambling apparatus | |
US3908085A (en) | Voice synthesizer | |
GB1517170A (en) | Method of producing pseudo-random binary signal sequences | |
SU811237A1 (ru) | Устройство дл генерировани сигналовзАдАННОй фОРМы | |
WO1982004168A1 (en) | Circuit for generating analog signals | |
US5332975A (en) | Sine wave generator utilizing variable encoding for different frequency signals | |
US4713622A (en) | Multiple state tone generator | |
JP3506912B2 (ja) | 昇圧装置 | |
US3911427A (en) | Digital-to-analog converter | |
SU886223A2 (ru) | Устройство дл генерировани сигналов заданной формы | |
JPH04129332A (ja) | 逐次比較型a/d変換装置 | |
SU886300A1 (ru) | Частотный манипул тор | |
SU907852A1 (ru) | Устройство дл ограничени спектра частотно-манипулированного сигнала | |
KR100336756B1 (ko) | 클럭 분주 회로 | |
SU763918A1 (ru) | Многоканальный синтезатор сигналов сложной формы | |
SU1624666A1 (ru) | Генератор функций | |
SU1119175A1 (ru) | Делитель частоты | |
SU785891A1 (ru) | Имитатор радиосигналов | |
JPS6059774B2 (ja) | ステップ発生器 | |
SU441679A1 (ru) | Частотный манипул тор | |
SU1136296A1 (ru) | Устройство дл управлени шаговым двигателем | |
SU1231622A1 (ru) | Формирователь сигналов многократной манипул ции | |
SU1185551A1 (ru) | Устройство дл управлени инвертором | |
SU1027812A1 (ru) | Преобразователь дополнительного кода в частоту следовани импульсов | |
SU564721A1 (ru) | Устройство дл формировани и предкоррекции сигналов |