SU811156A1 - Устройство дл контрол скоростиизМЕНЕНи чАСТОТы - Google Patents

Устройство дл контрол скоростиизМЕНЕНи чАСТОТы Download PDF

Info

Publication number
SU811156A1
SU811156A1 SU792742892A SU2742892A SU811156A1 SU 811156 A1 SU811156 A1 SU 811156A1 SU 792742892 A SU792742892 A SU 792742892A SU 2742892 A SU2742892 A SU 2742892A SU 811156 A1 SU811156 A1 SU 811156A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
output
input
control
frequency
Prior art date
Application number
SU792742892A
Other languages
English (en)
Inventor
Анатолий Михайлович Мурашко
Александр Сергеевич Карегин
Александр Борисович Захаров
Original Assignee
Предприятие П/Я В-2572
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2572 filed Critical Предприятие П/Я В-2572
Priority to SU792742892A priority Critical patent/SU811156A1/ru
Application granted granted Critical
Publication of SU811156A1 publication Critical patent/SU811156A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к импульсной технике , в частности, к системам автоматического контрол  и управлени , в которых информаци  о контролируемом параметре представлена в частотной форме.
Известно устройство дл  контрол  скорости изменени  частоты, основанное на измерении и контроле разности двух интервалов времени, каждый из которых состоит из одного или нескольких периодов следовани  входных сигналов 1, содержащее формирователь входных импульсов, блок управлени , состо щий из блока переключений , триггера, распределител  импульсов, шести элементов И и ИЛИ, источник эталонной частоты, счетчик, блок разности периодов , состо щий из блока элементов И и счетчика, элемент И и формирователь команды контрол .
Существенные недостатки этого устройства - значительна  погрещность контрол  скорости изменени  частоты при работе его в щироком диапазоне частоты входных сигналов, и относительно низкое быстродействие , так как результат контрол  формируетс  один раз за два периода входного сигнала.
Наиболее близким по технической сущности к данному изобретению  вл етс  устройство 2, содержащее блок разности
периодов, представл ющий собой реверсивный счетчик, дешифратор, блоки отключени  и начальной установки, формирователь входных импульсов с фильтром низких частот, генератор эталонной частоты, блоки выходных реле и индикации, два блока управлени , блоки подготовки повторного запуска, знака скорости и запрета , два элемента И и три элемента ИЛИ.
Существенные недостатки этого устройства - низка  точность контрол  скорости изменени  частоты при работе устройства в широком диапазоне входных сигналов и низкое быстродействие, что обусловлено большим циклом контрол  скорости изменени  частоты.
Целью данного изобретени   вл етс  повышение быстродействи  и точности контрол  скорости изменени  частоты при работе устройства в широком диапазоне частот входных сигналов.
Поставленна  цель достигаетс  тем, что в устройство, содержащее формирователь входных сигналов, выход которого соединей со входом блока управлени , блок разности периодов, блок знака скорости, элемент И и источник эталонной частоты, введены счетчик импульсов, блок умножени , блок сравнени  и шифратор, причем первый выход блока управлени  соединен с
первыми входами счетчика импульсов и блока разности периодов, второй выход блока управлени  соединен с первым входом элемента И, третий выход подключен к первому входу блока умножени  и второму входу блока разности периодов, а четвертый выход подключен ко второму входу счетчика импульсов и через блок знака скорости - ко второму входу элемента И, третий вход блока разности периодов соединен с выходом счетчика импульсов и вторым входом блока умножени , четвертый вход блока разности периодов подключен к третьим входам счетчика импульсов и блока умножени  и выходу источника эталонной частоты, первый выход блока разности периодов соединен со вторым входом блока знака скорости, второй выход соединен через блок сравнени  с третьим входом элемента И, а выход шифратора подключен к четвертому входу блока умножени , выход которого соединен со вторым входом блока сравнени .
На чертеже представлена блок-схема устройства дл  контрол  скорости изменени  частоты.
Устройство содержит формирователь 1 входных сигналов, блок 2 управлени , счетчик 3 импульсов, блок 4 умножени , блок 5 разности периодов, блок 6 знака скорости , блок 7 сравнени , элемент И 8, источник 9 эталонной частоты и шифратор 10.
В данном устройстве контроль скорости изменени  частоты осуществл етс  посредством контрол  изменени  длительности каждого периода следовани  входных сигналов . При этом устройство вырабатывает сигнал, если выполн етс  условие:
7-1-У2
5„ Т
где TI и TZ - длительность соответственно первого и второго из двух соседних периодов;
(5„ - параметр, характеризующий скорость изменени  частоты и определ ющий порог срабатывани  устройства.
При этом в зависимости от значени  п параметр бп может иметь различный физический смысл.
В данном устройстве счетчик 3 предназначен дл  формировани  числа Ni, пропорционального длительности первого из двух соседних периодов, т. е. .
В блоке 4 умножени  формируетс  число А соответствующее максимально допустимому изменению периода Д Гдоп -б„-Г1.
При этом реализуютс  операции умножени  по одному из известных алгоритмов умножени  чисел.
В блоке 5 разности периодов формируетс  разность чисел импульсов эталонной частоты , заполн ющих два соседних периода Ti и Гг.
д/V - yV yV. Г Т,.
Кроме того, при Ni NZ (Ti TZ) на первом выходе блока 5 разности периодов вырабатываетс  сигнал, свидетельствующий о понижении частоты.
Блок 7 предназначен дл  сравнени  числа AN с числом АЛ/доп и выдачи открывающего сигнала на вход элемента И 8 при условии A/V АЛ допУстройство работает следующим образом. В течение периода TI в счетчик 3 и блок 5 поступают сигналы источника 9. К окончанию периода TI в счетчике 3 формируетс  число NI TI.
В момент окончани  периода Т и начала периода TZ формирователь 1 вырабатывает сигнал, который запускает блок 2 управлени . При этом на первом выходе блока 2 по вл етс  запрещающий импульс, который блокирует поступление сигналов источника 9 в счетчик 3 и блок 5. Одновременно с этим по вл етс  импульс управлени  на втором выходе блока 2. После окончани  импульса на втором выходе по вл етс  импульс управлени  на третьем выходе блока 2 и т. д.
Длительность импульсов управлени  и интервал времени между ними определ ютс  временем переключени  функциональных элементов схемы предлагаемого устройства .
Импульс управлени  с третьего выхода блока 2 разрешает прием числа из счетчика 3 и числа б из шифратора 10 в блок 4 и числа NI из счетчика 3 в блок 5. При этом в блоке 4 начинаетс  процесс умножени  числа б на NI, далее полученный результат (б-JVi) умножаетс  на NI и т. д. до получени  результата А Ндоп. б Т .
Импульс управлени  с четвертого выхода блока 2 устанавливает счетчик 3 в исходное состо ние, а блок 5 - во включенное состо ние, при котором с его выхода на второй вход элемента И 8 подаетс  открывающий сигнал.
Одновременно с окончанием импульса управлени  на четвертом выходе блока 2 пропадает закрывающий импульс на его первом выходе и начинаетс  новое заполнение счетчика 3 и блока 5 сигналами источника 9.
К окончанию периода TZ в счетчике 3 будет сформировано число Nz TZ, в блоке 5 - число А NI NI - NZ TI - TZ, в блоке 4 закончитс  вычисление числа и, если AAi ., с выхода блока 7 на третий вход элемента И 8 будет подан открывающий сигнал.
При TZ TI, что соответствует понижению частоты, блок 5 выработает сигнал, который постунит на второй вход блока 6 и переведет его в выключенное состо ние. При этом с выхода блока 6 на второй вход элемента И 8 будет подан закрывающий сигнал.
Если же TZ Гь что соответствует повышению частоты, на первом выходе блока 5 сигнал не по витс , и блок 6 останетс  во включенном состо нии. В момент окончани  периода TZ и начала периода Гз произойдет очередной запуск блока 2. При этом импульс с первого выхода блока 2 запретит подачу сигналов источника 9 в счетчик 3 и блок 5. Импульс управлени  со второго выхода блока 2 поступит па первый вход элемента И 8 и, если при этом на второй и третий входы элемента И 8 будут поданы также открывающие сигналы, на выходе элемента И 8 по витс  сигнал, который будет свидетельствовать о достижении скоростью повышени  частоты предельно допустимого значени  бпС окончанием импульсов управлени  блока 2 начнетс  новый цикл контрол  скорости изменени  частоты.
Данное устройство может быть использовано и дл  коптрол  скорости понижени  частоты. Дл  этого второй вход элемента И 8 должен быть соединен с инверсным выходом блока 6 знака скорости. При необходимости контрол  скорости изменени  частоты по модулю (одновременный контроль скорости повышени  и понижени  частоты) второй вход элемента И 8 должен быть подключен к логической «1.
Таким образом, в данном устройстве реализуетс  быстродействующий и точный контроль скорости изменени  частоты. Оно может найти широкое применение в системах контрол  и аварийной защиты турбореактивных двигателей, паровых турбин, мощных генераторов и гидротурбин.

Claims (2)

1.Авторское свидетельство СССР № 591769, кл. G 01R 3/46, 12.04.76.
2.Авторское свидетельство СССР Afo 565258, кл. G 01R 23/00, 04.06.76 (прототип ).
SU792742892A 1979-03-28 1979-03-28 Устройство дл контрол скоростиизМЕНЕНи чАСТОТы SU811156A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792742892A SU811156A1 (ru) 1979-03-28 1979-03-28 Устройство дл контрол скоростиизМЕНЕНи чАСТОТы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792742892A SU811156A1 (ru) 1979-03-28 1979-03-28 Устройство дл контрол скоростиизМЕНЕНи чАСТОТы

Publications (1)

Publication Number Publication Date
SU811156A1 true SU811156A1 (ru) 1981-03-07

Family

ID=20817866

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792742892A SU811156A1 (ru) 1979-03-28 1979-03-28 Устройство дл контрол скоростиизМЕНЕНи чАСТОТы

Country Status (1)

Country Link
SU (1) SU811156A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711263A1 (fr) * 1993-12-23 1995-04-21 France Telecom Dispositif électronique de certification horodatée.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711263A1 (fr) * 1993-12-23 1995-04-21 France Telecom Dispositif électronique de certification horodatée.

Similar Documents

Publication Publication Date Title
SU811156A1 (ru) Устройство дл контрол скоростиизМЕНЕНи чАСТОТы
GB2033618A (en) Control of infusion
GB1587067A (en) Level control systems
GB1106651A (en) Process control apparatus
SU448391A1 (ru) Устройство дл испытани реле пониженной частоты
SU741087A1 (ru) Устройство контрол зубьев
SU813294A1 (ru) Цифровой периодомер
SU1075090A1 (ru) Устройство дл измерени показател тепловой инерции частотных термодатчиков
SU621959A1 (ru) Устройство дл контрол скорости вращени
SU879554A1 (ru) Устройство дл допускового контрол периода
SU932238A1 (ru) Сигнализатор расхода
SU871149A1 (ru) Устройство дл допускового контрол периода
SU941959A1 (ru) Способ регулировани температуры
SU822053A1 (ru) Устройство контрол импульсныхпЕРЕгРузОК
SU448392A1 (ru) Частотный компаратор
SU1718135A1 (ru) Способ измерени скорости изменени низкой частоты и устройство дл его осуществлени
SU410771A1 (ru)
SU659952A1 (ru) Устройство дл контрол скорости вращени
SU1695344A1 (ru) Устройство дл контрол и учета работы оборудовани
SU421947A1 (ru)
SU893454A1 (ru) Устройство дл измерени и контрол энергии при контактной сварке
SU935881A1 (ru) Устройство дл контрол последовательности импульсов
SU601586A1 (ru) Устройство дл измерени мощности
SU1117671A1 (ru) Устройство дл контрол и регистрации простоев оборудовани
SU437223A1 (ru) Делитель частоты