SU809527A1 - Формирователь бипол рных сигналов - Google Patents

Description

(54) ФОРМИРОВАТЕЛЬ БИПОЛЯРНЫХ C rHAЛOB

Изобретение относитсй к рациоэпекгронике и может быть использовано в цифровых измерительных приборах и системах контрол . Известен формиров атель, содержащий входной транзистор, эмиттер которого через, первый резистор соединен с входным выводом схемы формировани , база его соединена с общей шиной, а коллектор соединен с базой выходного транзистора и через второй резистор с шиной отрицательного питающего напр жени . Котора  соединена с эмиттером выходного транзистора, коллектор выходного транзистора соеди 1ен с выходным выводом схемы формировани  и через третий резис тор соединен с шиной положительного питающего напр жени  1. Недостатком устройства  вл етс  низка  скорость нарастани  выходного напр  жени . Одним из существенных факторов, ограничивающих ее,  вл етс  ограниченна скорость изменени  сигнала на входе схе мы формировани  во врем  его перехода с одного логического уровн  на другой, котора  определ етс  техническими характеристиками источника входного сигнала. Цель изобретени  -.повышение скорости нарастани  выходного напр жени . Поставленна  цель достигаетс  тем, что в формирователь бипол рных сигналов , содержащий два транзистора разного типа проводимости и три резистора, коллектор транзистора типа п-р-п подключен к одной из клемм выхода устройстваи через первый резистор к источнику положительного напр жени , эмиттер этого транзистора соединен с источником отрицательного напр жени , база этого транзистора соединена с колле.ктором транзистора типа р-п-р, эмиттер которого подключен к одному из выводов второго резистора , причем переход база - эмиттер транзистора типа п-р-п зошунтирован третьим резистором, а друга  клемма выхода устройства соединена с одной из клемм входа устройства и с ойцей шиной, введен логический элемент НЕ, вход которого соединен с apyixifl клеммой входа устройства и с базой транзистора типа р-п-р выхоп логического элемента НЕ поцключен к другому выводу второго резистора .

На чертеже представлена принципиал на  схема устройства.

Устройство содержит логический элемент 1 НЕ, входной резистор 2, входной транзистор 3, резистор 4, выходной транзистор 5 и резистор 6.

При наличии на входе формировател  напр жени  нулевого уровн  на выходе логического элемента 1 НЕ находитс  положительное напр жение, соответствующее напр жению логической единицы, входной транзистор 3 и выходной транзистор 5 открыты, в результате чего на вькод формировател  поступает напр жение, соответствующее напр жению на шине отрицательного напр жени . При наличии на вхоце формировател  положительного напр женти , соответствующего уровню логической единицы входной транзистор 3 и выходной транзистор 5 закрыты, при этом на выходе формировател  находитс  напр жение , соответствующее напр жению на щине положительного питающего напр жени .

При переходе входного напр жени  формировател  с одного логического уровн  на другой, на базе и эмиттере входного транзистора 3 происходит одновременное (инерционность логического элемента при этом не учитываетс  ) изменение управл ющих потенциалов в противоположные стороны (сигналы и 1версные), что эквивалентно увеличению скорости нарастани  входного сигнала устройства.

Таким образом, введение в формирователь логического элемента НЕ и указанных св зей приводит к повышению скорости нарастани  выходного напр жени  формировател  бипол рных сигналов.

Claims (1)

1. Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи информации . Под ред. Смолова В.Б. Л., Энерги , 1976, с. 50, рис. 2-28 б (прототип).

,

Vtn,