SU807295A1 - Устройство приоритета - Google Patents

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам приоритета и может быть применено дл  управлени  очередностью обращени  нескольких абонентов к некоторому общему ресурсу. Известно устройство приоритета с автоматической выработкой кода прио ритетной за вки, содержащее шифратор , цервый и второй регистр за вок блок сравнени , группу элементов ИЛИ, группу элементов И, пороговую схему, схемы выделени  крайней единицы и триггерные матрицы, причем первые входы элементов И группы сое динены между собой и с выходом блока сравнени , вторые входы - с выходами соответствуихцих .элементов ИЛИ, третьи входы - с соответствующими входами устройства, а выходы с соответствукнцими выходами устррй:ства . Первый вход блока сравнени  с динен с выходом первого регистра за  вок, информационным входом второго регистра за вок и с соответствующим выходом устройства, второй вход - с выходом второго регистра за вок и с соответствующим выходом устройства . Управл ющие входы первого и второго регистров за вок соединены с соответствухшдами входами устройства, информгишониый вход первого регистра - с выходом шифратора, второй управл юошй вход первого регистра за вок соединен с выходом пороговой схемы . Входы шифратора соединены с входами пороговой схемы и с выходами двух триггерных матриц, выходы которых соединены с соответствующими выходами устройства, а информационные входы с соответствующими входами устройства l. недостатком известного устройства  вл етс  низка  надежность из-за большого количества оборудовани . Наиболее близким по технической рущности к предлагаемому  вл етс  приоритетное устройство, содержащее первый и второй регистры за вок, шифратор , блок сравнени , группу схем ИЛИ, группу схем И, блок синхронизации и блок переменных приоритетов. Установочшю входы блока переменных приоритетов соединены с соответствующими входами устройства, информационные входы - с выходами блока синхронизгщии и входами элементов ИЛИ группы, информационный выход - с входом блока синхронизации, управл ющий вход - с соответствующим входом устройства , а управл ющий выход-с входом блока синхронизации. Информационный вход блока синхронизации соединен с соответствующим входом устройства , а выход - с входом шифратора . Информационный вход первого регистра за вок соединен с выходом шифратора, управл ющий вход - с соответствующим входом устройства, а. выход - с информационным входом второго регистра за вок с первым входом блока сравнени  и с соответствукицим выходом устройства. Управл ющий вход вт.орого регистра за вок соединен с соответствующим входом устройства, а выход - со вторым входом блока сравнени  и с соответствующим выходом устройства. Выход элемента И группы соединен с соответствующим выходом устройства, первые входы между собой и с выходом блока сравнени , вторые входы - с соответствующими входами устройства, а третьи входы соединены с выходом соответствукмцего элемента ИЛИ группы 2

Недостаток устройства состоит в том, что оно требует больших затрат оборудовани .

Цель изобретени  - сокращение оборудовани .

Поставленна  цель достигаетс  тем, что в устройство приоритета, содержащее шифратор, первый и второй регистры за вок, схему сравнени , группу элементов ИЛИ, группу элементов И, блок синхронизации« вьтолненный в виде входного регистра , выхода которого соединены с информационными входами выходного регистра , и блок приоритета, выполненный в виде первого и второго регистров , дешифратора, группы фиксирующих элементов ИЛИ, группы коммутирующих элементов И, управл ющего элемента ИЛИ и элемента задержки, причем первые входы элементов И соединены с выходом cxei« i сравнени , вторые входы - с выходами соответствующих элементов ИЛИ, третьи входы элементов И соединены с первой группой управл ющих входов устройства, а выходы - с первой группой информационных выходов устройства, перва  группа входов схемы сравнени  сочинена с выходами первого регистра |ва вок, с информационными входами второго регистра за вок и со второй группой информсщионных выходов устройства , втора  группа входов схемы сравнени  со.€ динена с выходами второге регистра за вок и с третьей группой информационных ВЕЛХОДОВ устройства , управл ющие входы второго регистра за вок соединены со второй группой управл ющих входов устройства , управл ющие входы первого регистра за вок соединены с третьей

группой управл ющих входов устройства , а информационные входы - с выходами шифратора, перва  группа информационных входов входного регистра блока синхронизации соединена с группой запросных входов устройства перва  и втора  группы установочных входов устройства соединены со входами соответственно первого и второго регистров блока приоритета, выходы второго регистра блока приоритета соединены с информационными входами дешифратора блока приоритета, управл ющий вход управл к цего элемента ИЛИ блока приоритета соединен с опросным входом устройству, выход управл ющего элемента ИЛИ блока приоритета соединен с управл ющим входом выходного регистра блока синхронизации и через элемент задержки с управл ющим входом дешифратора блка приоритета, выходы выходного регстра блока синхронизации соединены с первыми входами коммутирующих , элементов И блока приоритета введен блок приоритета, который содержит группу многоканальных узлов коммутации , а каждый канал узла коммутации содержит два элемента И и элемент НЕ, причем первые входы элементов И первых каналов узлов коммутации соединены с соответствукицим выхдом дешифратора блока приоритета, выход каждого коммутирующего элемента И блока приоритета соединен со вторым входом первого элемента И и со входом элемента НЕ соответствующего канала каждого узла коммутации выход элемента НЕ канала узла коммутации - со вторым входом второго элемента И канала узла коммутации, выход второго элемента И канала узла коммутации соединен с первыми входами элементов И последующего канала узла коммутации, выходы вторых элементов И последних каналов узлов коммутации соединены с информационными входами управл кнцего элемента ИЛИ блока приоритета, выходы первых элементов И одноименных кансшов всех узлов коммутации соединены со входами соответствующего фиксирующего элемента ИЛИ блока приоритета, выходы фиксирующих элементов ИЛИ блока приоритета соединены со входами шифратора и со второй группой входов входного регистра блока синхронизации , выходы первого регистра блока приоритета - со вторыми входами коммутирукмцих элементов И блока приоритета, выходы коммутирующих элементов И блока приоритета соединены со входами элементов ИЛИ устройства .

На чертеже приведена структурна  схема устройства.

Устройство приоритета содержит шифратор 1, первый регистр 2 за вок второй регистр 3 за вок, схему 4

сравнени ,группу элементов ИЛИ 5, группу элементов И 6, первую группу управл ющих входов 7, первую групу информационных выходов 8, вторую группу информационных выходов 9, тртью группу информационных выходов 10, третью группу управл ющих входов 11, вторую группу управл ющих входов 12, блок 13 синхронизации, блок 14 приоритета, первую группу установочных входов 15, вторую группу установочных входов 16, опросный вход 17, группу запросных входов 18 блок синхронизации содержит входной регистр 19, выходной регистр 20., блок приоритета содержит первый регистр 21, группу коммутирующих элементов и 22, второй регистр 23, дешифратор 24, 25 згщержки, узлы 26 коммутации, фиксирующий элемент ИЛИ 27, управл ющий элемент ИЛИ 28, каналы 29 узла коммутации-, а каждый из каналов содержит элемен И 30, элемент НЕ 31 и элемент И 32.

Устройство работает следующим образом.

При подготовке устройства к работе из машины на первые и вторые установочные входы 15 и 16 подаетс  соответственно код маскировани  за вок и код номера режима работы АСУ. За вки поступают в блок 13 синхронизации по запросным входам 18, где каждой за вке соответствует отдельный вход и триггер входного регистра 19 и выходного регистра 20 Обслуживание за вок начинаетс  с поступлением из машины сигнала опроса по управл ющим входам 17 в блок 14 приоритета. Данный сигнал с управл ющего выхода блока 14 приоритета поступает на управл ю1ций вход регистра 20 блока 13 синхронизгщии и переписывает информацию из входного регистра 19 блока 13 в выходной регистр 20 блока 13. С задержкой на врем  установки кода на выходном регистре 20 блока 13 в блоке 14 приоритета отыскиваетс  незамаскированна  за вка старшего приоритета дл  данного режима. При отсутствии незамаскированных за вок в блоке 14 приоритета вырабатываетс  сигнал на управл ющем выходе/ и повтор етс  работа устройства, описанна  выше до тех пор, пока не будет найдена за вка. При нахождении незамаскированной за вки по вл етс  сигнал на соответствующем информационном выходе блока 14 приоритета который с выхода шифратора 1 в виде соответствующего кода фиксируетс  на первом регистре 2 за вок, и , поступает на соответствующий нулевой вход блока 13 синхронизации, устанавлива  в ноль триггер входного |регистра 19 блока 13, соответствующий выбранной за вке. При занесении кода с шифратора 1 в первый регистр

2 за вки, его состо ние будет отличатьс  от состо ни  второго регистра 3 за вки, что приводит к по влению сигнала на выходе схемы 4 сравнени . В машину поступит сигнал прерывани  по одному из выходов 8 с вы- хода элемента И 6, соответствующего данной группе прерываний, при наличии сигнала на каком-либо из управл ющих входов 7, так как сигнал с выхода элемента ИЛИ 5 присутствует.

o Содержимое первого регистра 2 за вок и второго регистра 3 за вок соответственно через информационные выходы 9 и 10 поступает в машину , где используетс  в качестве исполнительных ад5 ресов или констант модификаций.

Режим прерывани  машины зависит от того, на выходе какого из элементов И 6 по витс  сигнал. Число режимов прерывани  зависит от числа выходов 8 устройства и соответствующего ему

0 количества группы элементов ИЛИ 5 и группы И 6.

Обслуживание машиной за вки начинаетс  с выравнивани  состо ни  первого регистра 2 за вок и второго

5 регистра 3 за вок, которое осуществл етс  последней командой прогрс1ммы записи состо ни  машины в момент пре;рывани .

По установочным входам 15 и 16 за0 носитс  из машины соответственно код маскировани  за вок и код номера режима . Сигнал на выходе элемента И 22 присутствует при наличии сигнала на соответствующем информационном вхо5 . де блока 14 приоритета, сигнализирующем о наличии за вки, и разрешени  удовлетворени  данной за вки с выхода регистра 21. Из машины выдаетс  импульс опроса, который посту0 пает по управл ющему входу 17 на вход элемента ИЛИ 28, с выхода которого сигнал поступает на управл ющий выход блока 14 приоритета и на вход элемента 25 задержки. Задержанный сигнал с выхода элемента 25 за5 держки поступает на вход дешифратора 24 . В зависимости от кода режима в регистре 23 сигнал по вл етс  на соответствующем выходе дешифратора 24 и опргидивает соответствующий узел

0 26 коммутации. Номер входа узла 26 коммутации соответствует приоритету за вки, подключенной к данному входу , в режиме работы АСУ, которому соответствует данный узел 26 комму5 тации. При наличии за вок сигнал по вл етс  на одном из единичных выходов узла 26 коммутации, соответствующем за вке с высшим приоритетом в данном режиме работы АСУ.

Через соответствующую данной заг

0  вке элемент ИЛИ 27 поступает на информационный выход блока 14 приоритета . При отсутствии за вок на входе узла 26 коммутации сигнал по витс  на его нулевом выходе и черед

Claims (1)

1. 5 элемент ИЛИ 28 поступит на управл ю щий вход регистра 20 блока 13, на вход элемента 25 задержки, и цикл поиска за вок будет повтор тьс  до нахождени  за вки. Узел 26 разрешени  конфликтной ситуации состоит из группы схем анализа состо ни  i-ой за вкиI количество каналов 29 в узле кокмутации равно количеству за вок , обслуживаемых в режиме работы АСУ, которому принадлежит данный узел 26 коммутации. Сигнал опроса поступает на управл ющий вход канала 29 и при наличии сигнала на инфо мационном входе по вл етс  сигнал на единичном выходе, а при отсутствии - на нулевом. Сигнал с управл ющего входа канала 29 поступает на первые входы элементов И 30 и 32. В зависимости от наличи  или отсутстви  сигнала н инфо1 1ационном входе канала 29 происходит соответственно совпадение сигналов на элементе И 30 или на элементе И 32, на второй вход которого поступает сигнал с выхода элемента НЕ 31. Сигнал с выхода элемен та И 30, присутствующий при совпаде нии сигнало а на входе, поступает на единичный выход канала 29, а с элемента И 32 - на нулевой. Таким образом, изобретение позво л ет сократить оборудование за счет исключени  регистров и дешифраторов из блока приоритета, элементов И и элементов задержки из блока синхронизгщии , а также за счет введени  новых св зей. Формула изобретени  Устройство приоритета, содержаще шифратор, первый и второй регистры за вок, схему сравнени , группу эле ментов ИЛИ, группу элементов И, бло синхронизации, выполненный в виде входного регистра, выходы которого соединены с информационными входами выходного регистра, и блок приоритета ,, выполненный в виде первого и второго регистров, дешифратора, группы фиксирующих элементов ИЛИ, группы коммутирующих элементов И, управл ющего элемента ИЛИ и элемент згцьержки, причем первые входы элем этов И соединены с выходом схемы сравнени , вторые входы - с выходам соответствующих элементов ИЛИ, третьи входы элементов И соединены с первой группой управл ющих входов устройства, а выходы - с первой гру пой- информационных внходов устройст ва, перва  группа входов схемы срав нени  соединена с выходами первого регистру за вок, с информационными входами второго регистра за вок и с второй группой информационных выходов устройства, втора  группа входов схемы сравнени  соединена с выходами второго регистра за вок и с третьей группой информационных выходов устройства, управл ющие входы второго регистра за вок соединены со второй группой управл ющих входов устройства, управл ющие входы первого регистра за вок соединены с третьей группой управл ющих входов устройства, а информационные входы - с выходами шифратора, перва  группа информационных входов входного регистра блока синхронизации соединена с группой запросных входов устройства, перва  и втора .группы установочных входов устройства соединены со входами соответственно первого и второго регистров блока приоритета, выходы второго регистра блока приоритета соединены с информационными входами дешифратора блока приоритета, управл ющий вход управл ющего элемента ИЛИ блока приоритета соединен с опросным входом устройства, выход управл ющего элемента ИЛИ блока приоритета соединен с управл ющим входом выходного регистра блока синхронизации и через элемент задержки - с управл ющим входом дешифратора блока приоритета , выходы выходного регистра блока синхронизации соединены с первыми входами коммутирующих элементов И блока приоритета, о т л и ч аю .щ е е с   тем, что, с целью сокращени  оборудовани , блок приоритета содержит группу многоканальных узлов коммутации, а каждый канал узла коммутации срдержит два элемента И и элемент НЕ, причем первые входы элементов И первых каналов узлов коммутации соединены с соответствующим выходом дешифратора блока приоритета, выход каждого коммутирующего элемента И блока приоритета соединен со вторым входом первого элемента И и со входом элемента НЕ соответствующего канала каждого узла коммутации, выход элемента НЕ канала узла коммутации - со вторым выходом второго элемента И канала узла коммутации, выход второго элемента И канала узла коммутации соединен с первыми входами злет ентов И последукидего канала узла коммутации, выходы вторых элементов И последних каналов узлов коммутации соединены с информсщионными входами управл ющего элемента ИЛИ блока приоритета, выходы первых элементов И одноименных каналов всех узлов коммутгщии соединены со входами соответствующего фиксирук цего элемента ИЛИ блока приоритета, выходы фиксирующих элементов ИЛИ блока приоритета сое- . динены со входами шифратора и со вто ,рой группой входов входного регистра блока синхронизации, выходы пер