SU805345A1 - Аналого-цифровой интегратор - Google Patents

Description

54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

1

изобретение относитс  к автоматике и вычислительной технике и предназначено дл  формировани  напр жени , пропорционального интегралу от входного сигнала. Оно может использоватьс  в системах автоматического управлени  различных технологических процессов и объектов, когда требуютс  большие посто нные интегрировани  Известны устройства дл  интегрировани , содержащие последовательно включенные преобразователь напр жение - частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь . Эти устройства, работающие по принципу квантовани  интеграла входного сигнала и последующего запоминани  числа квантов в реверсивном счетчике импульсов, позвол ют получать большие посто нные интегрировани  при малых емкост х интегрирующего конденсатора ГИ

Однако они имеют низкую помехоустойчивость , так как сбои счетчика под действием различного рода помех вызывают разрушение информации, накопленной интегратором, что во многих случа х недопустимо.

Наиболее близким по технической -сущности к предлагаемому  вл етс 

аналого-цифровой интегратор, в котором устран ютс  указанные недостатки путем введени  канала восстановлени  информации, выполненного на осг нове блока аналоговой -пам ти и блока сравнени . Устройство содержит последовательно включенные входной резистор, аналоговый интегратор с цепью сброса, компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь, блок аналоговой. пам ти и блок сравнени , другой вход которого подключен к выходу цифроаналогового преобразовател , а выход соединен с дополнительным входом аналогового интегратора 2 .

Однако в данном устройстве при длительном воздействии входного сигнала одного знака происходит переполнение реверсивного счетчика импульсов в результате чего нарушаетс  нормальна  работа интегратора.

дл  исключени  переполнени  счетгчика аналого-цифровой интегратор должен содержать контур ограничени . Применение дл  этих целей простых схем ограничени  на диодах, стабилитронах или транзисторах св зано с сокращением диапазона выходного сигнала интегратора и снижением его точности.

Применение дл  двухстороннего ограничени  двух операционных усилителей с соответствующими цеп ми частотной коррекции, задани  входных токов и коэффициентов усилени  ведет к усложнению интегратора, а наличие квантовани  по уровню в аналогоцифровых интеграторах приводит к возникновению автоколебаний при охвате такого интегратора глубокой отрицательной Обратной св зью через схемы ограничени .. Необходимость уменьшени  амплитуды автоколебаний требует специальных мер, усложн ющих устройство в целом.

Наконец, во многих случа х, например , при использовании аналого-цифровых интеграторов в программно-временных устройствах возникает необходимость автоматического перехода на новый уровень ограничени  с посто нной скоростью, не завис щей от входного сигнала. Известные аналого-цифровые интеграторы не обеспечивсцот такой режим работы, что ограничивает их нкциональные возможности.

Цель изобретени  - повышение точности интегрировани  и упрощение интегратора.

Дл  достижени  поставленной цели в аналого-цифровой интегратор, содер ,жащий последовательно соединенные интегрирующий усилитель, компаратор управл емый делитель частоты, реверсивный счетчик импульсов, цифроаналоговый преобразователь, блок пам т| и блок сравнени , другой вход которого подключен к выходу цифроаналогового преобразовател , а выход - к управл ющему входу блока пам ти и к суммирующему входу интегрирующего усилител , и блок ограничени , вход которого соединен с выходом цифроаналогового преобразовател , введены нелинейный элемент, токозадающий блок, инвертор, элемент ИЛИ и переключатель , сигнальные входы которого соединены соответственно с первым выходом и через токозадающий блок - со вторым выходом блока ограничени  соединенным со входом нелинейного элемента, выход, которого подключен к первому управл ющему входу управл емого делител  частоты, к первому входу и через инвертор - ко второму входу элемента ИЛИ и второму управл ющему входу управл емого делител  частоты, третий управл ющий вход которого соединен с выходом блока сравнени , выход элемента ИЛИ подключен к управл ющему входу переключател , выходом соединенного с суммирующим входом интегрирующего усилител , управл ющие входы блока ограничени  подключены к знаковым выходам реверсивного счетчика импульсов , а установочный вход блока ограничени  соединен свыходом интегрирую1чего усилител ; при этом блок ограничени  выполнен на операционном усилителе, выход которого через две цепи из последовательно соединенных первого резистора и первого диода подключен к первому выходу блока ограничени , в каждой цепи общий вывод первого резистора и первого диода через второй резистор подключен к

соответствующему источнику разнопол рных напр жений и через второй диод - к соответствующему источнику тока уставки и выходу второго и третьего переключателей соответственно , входы каждого из которых соединены соответственно с шиной нулевого потенциала и суммирующим входом блока ограничени , а управл ющие вход  вл ютс  управл ющими входгиии блока ограничени .

0 На фиг. 1 схематически представлен аналого-цифровой интегратор; на фиг. 2 - возможные варианты построени  токозадающей схемы (а) и нелинейного элемента (б) ; на фиг. 3 - зави- 5 симость выходных напр жений операционного усилител  (Uy) и нелинейного элемента (Uf,(jc.) ° выходного напр жени  интегратора (ио,,,).

Аналого-цифровой интегратор содерQ жит интегрирующий усилитель 1 с входным резистором 2 на входе, суммирующим входом 3 и цепью 4 сброса, компаратор 5,управл емый делитель 6 частоты , реверсивный счетчик 7 импульсов

C с триггером 8 знака в старшем разр де , выходы которого  вл ютс  знаковыми выходами реверсивного счетчика импульсов, цифроаналоговый преобразователь 9, блок 10 пам ти, блок 11 сравнени  и блок 12 ограничени ,

0 включающий два источника 13 и 14 токов уставки, операционный усилитель 15 с резисторами отрицательной 16 и положительной 17 обратных св зей, первый и второй диоды 18 и 19, подключенные к выходу операционного усилител  15 через первый и второй резисторы 20 и 21, третий и четвертый диоды 22 и 23, источники разнопол рных напр жений 24 и 25, подключенные к диоQ дам 18, 19, 22 и 23 через резисторы 26 и 27, два переключател  28 и 29, а также токозадающий блок 30, нелинейный элемент 31, инвертор 32 и элемент ИЛИ 33. Вход блока 12 ограничени  (суммирующий вход усилител  15) соединен через резистор 34 с выходом цифроаналогового преобразовател  9, а выход блока ограничени  (точка соединени  диодов 18 и 19) подключен через третий переключатель

0 35 к входу интегрирующего усилител  1. Второй вход переключател  35 подключен к выходу токозадающего блока 30, а управл ющий вход переключател  35 соединен с выходом элемента ИЛИ 33.

5 Выход нелинейного элемента 31 непрсредственно и через инвертор 32 подключен к управл ющим входам 36 и 37 делител  6 частоты. Третий управл ющий вход 38 делител  б частоты соединен с выходом блока 11 сравнени . Управл ющие входы переключателей 28 и 29 соединены со знаковыми выходами реверсивного счетчика 7 импульсов . При этом первые входы переключателей 28 и 29 соединены с шиной нулевого потенциала, а вторые входы этих переключателей подключены к суммирующему входу, операционного усилител  15. Блок ограничени  имеет также установочный вход (неинвертирунвдий вход операционного усилител  15), к которому через резистор 39 подключен выход интегрирующего усилител  1.

Токозадающий блок {фиг. 2) построей на стабилитронах, задающих напр жени  на резисторах, подключаемых переключателем 35 к сукпиирующему входу интегрирующего усилител  1.

Нелинейный элемент выполнен на основе диодных ключей, диоды которых смещены в непровод щем направлении с помощью источников напр жени  прртивположной пол рности.

Работа аналого-цифрового интегратора происходит следующим образом.

В исходном, состо нии при отсутствии входного сигнала и нулевых начальных услови х реверсивнь(й счетчик

7импульсов находитс  в состо нии, при котором выходное напр жение И цифроаналогового преобразовател  9 равно нулю. Блок 10 пам ти работает в режиме слежени  за выходным, сигналом . Поэтому выходные напр жени  блока 10 пам ти (Uf) и блока

11 сравнени  (11) равны нулю. Нулевое выходное напр жение 1) удерживает блок 10 пам ти в режиме слежени  и не оказывает вли ни  на интегрирующий усилитель 1 и управл емый делитель б частоты. Триггер 8 знака реверсивного счетчика 7 устанавливает переключатели 28 и 29 в нижнее положение, так что диод 22 и источник 13 тока уставки подключаютс  к суммирующему входу операционного усилител  15. При этом усилитель 15 охватываетс  глубокой отрицательной об ратной св зью через диод 22.

Диод 23 смещен в провод щем.направлении напр жением Е источника 25

Поскольку диоды la и 1У закрыты . напр жени ми Цд к Цд, приложенньоми к ним с открытых диодов 22 и 23, блок ограничени  отключен от интегрирующего усилител  1. Благодар  тому, что диоды 18 и 19 наход тс  под весьма малыми и противоположными по знак обратными напр жени ми, результирующий ток утечки этих диодов оказывает пренебрежимо малое вли ние на смещение нул  интегрирующего усилител  1.

8исходном состо нии напр жение Uy

на выходе операционного усилители 15 лежит в зоне нечувствительности нелинейного элемента 31 (фиг. 3),, а потому цепь положительной обратной св зи усилител  15 разомкнута и на , вход&х элемента ИЛИ 33 и на управл ющих входах 36 и 37 дглител  6 частоты действуют нулевые си1налы, благодар  чему переключатель 35 находитс  в верхнем положении, а делитель 6 частоты настроен на максимальный коэффициен т делени  (посто нна  интегрировани  аналого-цифрового интегратора максимальна ).

Дл  рассматриваемого интегратора характерны следующие режимы работы: интегрирование сограничением выходного сигнала на минимальном и максимальном уровн х; управл емое ограничение выходного сигнсша; восстановление информации после сбоев счетчика.

В режиме интегрировани  ycTjjoftcTво работает при т 0. При этЬм на выходе компаратора 5 возникают импульсы с частотой, пропорциональной t, которые в зависимости от знака .поступают на суммируютдай или вычитающий вход реверсивного счетчика 7 импульсов . За каждый период работы ко паратора 5 в счетчике 7 фиксируетс величина и знак приргицени  интеграла входного напр жени  Ugj , т.е. осуществл етс  квантование интеграла входного сигнала по уровню. Такюи образом, в счетчике 7 формируетс  цифровой код М, характеризующий квантованное значение интеграла SUex которое с помощью цифроаналогового преобразовател  9 Лреобразуетс  в -эквивалентное электрическое напр жение и

6bt)t

При нормальной работе аналогоцифрового интегратора (без сбоев счетчика) блок 10 пам ти остаетс  в рюжимё слежени  за выходным сигналом Ug(,, , поскольку скорость слежени  блока 10 ВБйираетс  выше максимальной скорости изменени  Uj . Поэтому разность напр жений.на входа блока 11 сравнени  не превыаает одного кванта сигнала Ugj и находитс  в зоне нечувствительности блока 11, в результате чего его выходное напр жение имеет нулевое значение, по которому блок 10 пам ти работает в режиме слежени  за напр жением Uy,, , а делитель 6 частоты настроен на максимальный коэффициент делени . До тех пор пока напр жение , лежит в зоне

i у I

V

и- о

г-

Claims (2)

1. где 1у, ij, - токи уставки, Rj сопротивление резистора 34, блой 12 ограничени  находитс  в состо нии, при котором диоды 18 и 19 и ток с выхода операционного усилител  15 не поступает на. суммирующий вход интегрирующего усилител  1. Блок ограничени  работает следую щим образом. Пусть О, тогда под действи сигналов с триггера J знака переключа тели 28 и 29 наход тс  в нижнем по; жении, источник 14 тока уставки (У4 ) и диод, 23 подключены к общей шине, а источник 13 тока уставки ( iy- ) и диод 22 пoдкJгoчeны к инверт рующему входу операционного усилите л  15. При этом тзперашюнный усилитель 15, как и в исходном состо нии охвачен отрицательной св зью через диод 2Д. ПриЦц, Rj4/ диод 22 остаетс  открытьам, и дл  всех значений Ugt,,x от О, до выполн етс  условие А ftj4. При достаточно большом сопротивлении R можем считать, что 1в .. i сг - i,. . «34 Так как диоды 18 и 19 при этом закрыты напр жени ми, поданными на них с открытых диодов 22 и 23, то выхсЗ ной хок блока 12 ограничени  равен нулю, и блок ограничени  попрежнему не вли ет на работу интегрирукйцего усилител . Когда в процессе интегрировани  нгшр жение Ugy достигает уровн , при котором вьтолн етс  условие Uj,, А диод 22 становитс  равным нулю, и цеп отрицательной обратной св зи усигштел  15, включающа  этот диод, размьжаетс . При последующем увеличении Ug{ диод 22 остаетс  закрытым, коэффициент усилени  блока ограничени  К резко увеличиваетс  и становитс  ра ным отнсшенню сопротивлений резисто ров 16 и 34 (R - Й16/Й34 1). В ре зультате этого напр жение U на выходе операционного усилител  15 принимает такое отрицательное значе ние, при котором диод 18 открываетс  и на с «мирую«ий вход интегрирующего усилител  1 поступает выход ной ток Ig блока 12 ограничени , противоположный по направлению вход ному току интегратора I gy . Тахю образом, при открывании диода 18 аналого-цифровой интегратор охватываетс  глубокой от1мцательной обрат ной св зью через блох ограииченн  с коэффициентом усцлеки  К 1. Поэто му скорость изменени  напр жени  на выходе интегрнруюв го усилител  уменьшаетс , и частота выходйых кмпульсоБ компаратора 5 также умвныел етс . Этот процесс должен продолжатьс  до выполнени  услови  Q ten При K-tcD условие Ig Ig; удовлетвор етс  при и - Rj4/j-r положительный уровень ограничени ), т.е. когда выходное напр жение интегратора равно заданному уровню ограничени . При конечном коэффициенте усилени  К условие ( может быть выполнено за счет статической ошибки all и,)( - , величина которой при достаточно большом К может быть сделана пренебрежш-ю малой. Однако в св зи с дискретностью сигнала , данное условие без прин ти  специальных мер не может быть вьтолнено, что вызывает периодические колебани  выходного напр жени  и, на уровн х ограничени . В предлагаемом аналого-цифровом интеграторе точное выполнение услодостигаетс  за счет того, что напр жение с выхода интегрирующего усилител  через резистор 39 подаетс  на дополнительный вход блока ограничени  (неинвертируюций вход операционного усилител  15). В этом случае к квантованному по уровню значению интеграла 5Ug,(dt добавл етс  непрюЕшвное напр жение с выхода интегрирующего усилитал , величина которого автоматически подвираетс  так, чтобы при включенном блоке 12 ограничени  обеспечивешось выполнение услови  i - IM . Наличие такой аналоговой добавки позвол ет получить непрерывный сигнал на выходе блока 12 ограничени , благодар  чему устран ютс  автоколебани  при переходе аналого-цифрового интегратора в режим ограничени . В то же врем  при надлежащем выборе резистора 39 погрешность ограничени  не превьшает одного кванта выходного напр жени  Ug. Поэтому устойчивость аналого-цифрового интегратора в рассматриваемом режиме достигаетс  без потери точности ограничени . Аналогичным образом работает схема и при отрицательном выходном напр жении. Отличие состоит лишь в том, что при U$fc« 0 триггер 8 знака реверсивного счетчика 7 устанавливаетс  в противоположное состо ние и переключатели 28 и 29 переход т в верхнее положение. К суммирующему входу операционного усилител  15 в этом случае подключены источник 14 тока ( и диод 23, благодар  чему при V4 усилитель 15 охвачен глубокой отрицательной обратной св зью через диод 23. Диод 22, смещенный в провод щем направлении, и ИСТОЧНИК 13 тока (-) подключены к шине нулевого потенциала. При достижении выходным напр жением интегратора Ubfcix уровн  ограничени  U происходит открывание днода 19, и блок ограничени  12 охватывает аналого-цифровой интегратор отрицательной обратной св зью подобно Тому, как это имело место при Uftfel Отметим, что как в процессе интегрировани  входного напр жени  Ug так и при переходе аналого-цифрового интегратора в режим ограничени , напр жение Uj на выходе операциоиного усилител  15 находитс  в зоне нечувствительности нелинейного элемента 31. Напр жение Uj достигает максимального значени  включенном контуре ограничени , когда U кмaкc Таким образом, при соответствующем выборе порогов аереключенв  U и нелинейный элемент 31 остаетс  в вьослюченном положениц, а потому переключатель 35 и делитель 6 частоты наход тс  в исходных состо ни х. В режиме управл емого огранкчвн   устройство работает сгт уущюл оОраэсж Этот режим имеет место в том случае , когда по внешнему ynpaBAHKK iiy сигналу происходит перек вочение уставки ограничени  так, что вшсодноа напр жение интегратора оказываетс  выше уставки. При этом под действием большого рассогласовани  на инверсном входе на выходе операционного усилител  15 возникает напр жение , превышающее порог пере ключени  нелинейного элемента 31, в результате чего операциоинггЗй усилитель 15 охватываетс  положительной обратной св зью через резистор 17 и переходит 6 релейный режшл. Под цействием выходного сигнала нелинейного элемента 31 переклпчатель 35густанавливаетс  в нижнее положение, обеспечива  подключение .блок.а 12 ограничени  через токозгщакаций блок 30 к суммиру1СШ1е14у входу интегрирующе го усилштел  1. Одновременно на соответствующем управл ив ем входе (36 или 37) делител  б частоты возникает единичнЁЗв логический сигнал, по которому устанавливаетс  требуемый коэффициент делени  делител  6. Дл  сопр жени  с логическими схемами управл ющими перек гвочателем 35 и делителем б частоты, в интеграторе предусмотрен инвертор 32 знака, обес печивакщий иа выходе сигнал логической единицы при отрицательном напр жени  на его входе. Под действием выходного сигнала токозада ющего блока 30 напр жение на выходе аналогоцифрового интегратора измен етс  в направлении уменьшени  рассогласовани  на входе бжжа ограничени . Благодар  наличию токоэада  цего блока 30, формирукйдего посто нный ток на входе интегрирукааего усилител  1, скорость изменени  выходного напр) же ни  аналого-цифрового интегратора в режиме управл емого ограннчени  посто нна и не зависит от входного напр жени  и , что необходимо при использовании интегратора во многих программно-управл ющих устройствах. В то же врем  за счет уменьшени  коэффициента делени  делител  6 переход на заданный уровень ограничени  осуществл етс  с достаточно большой скоростью, благодар  iteMy обеспечиваетс  экстренное снижение выходного напр же ни  интегратора в случа х, когда по услови м его применени  требуетс , например, осуществить аварийное снижение регулнруе юго параметра, определ емого напр жением U (уъп( Процесс изменени  выходного напр жени  и g продолжаетс : до тех пор, пока разность тжду напр жени® и заданной уставкой ограничени  не уменьшаетс  до величины порога отпускани  блока ограничени . При 8тта нелинейный элемент 31 переходит в выключенное положение, в рез} льтате чего переключатель 35 и делитель 6 частоты устанавливаютц  в нсходное состо ние, обеспечива  работу интегратора с заданной посто  ной интегрировани . , Таким образом, в режиме управл емого ограничени  схема работает как релейна  след ща  система с интегрирук цим исполнительным устройством, В которой трехпозиционный релейный элемент на операционном усилителе 15 выполн ет функции усилител  рассогласовани , обеспечива  в конечнсм счете равенство напр жени  ищ,, заданной уставке. В режиме управл емого ограничени , как и в режиме интегрировани  входного сигнала, блок 10 пам ти отслеживает выходной напр жение интегратора Ugfciy. Это достнгаетс  за счет того, что скорость слежени  этого блока выбираетс  достаточно большой по сравнению со скоростью изменени  напр жени  U,. Поэтсму выходной сигнал блока 11 сравнени  сохран етс  :равнь 4 нулю, что удерживает блок пам ти в режиме слежеии . При сбо х счетчика 7 импульсов аналого-цифровой интегратор .работает следующим образом. В .этом случае достаточно большие (превышающие один квант) изменени  сигнала на выходе цифроаналогового преобразовател  9 происход т практически мгновенно, и блок 10 пам ти не успевает отрабатывать напр жение . Поэтснлу на выходе блока 11 сравнени  возникает единичный сигнал , по которому блок 10 пам ти переходит в режим хранени  напр жени  Uoyjj , предшествовавшего сбок. Одновременно делитель б частоты по сигналу на входе 38 перестраиваетс  на единичный коэффициент делени г на суммирукмдий вход 3 интегрируквдего усилител  1 поступает выходное напр жение блока 11 сравнени , и аналого-цифровой интегратор переходит в режим восстановлени  информации. Р ЭТОМ режиме благодар  отрицательной обратной св зи через контур восстановлени  информации, образованный блоками 10 пам ти и 11 сравнени , ангшого-цифровой интегратор с максимальной скоростью отрабатывает напр жение ( Процесс восстановлени  информгщии заканчиваетс , когда разность между напр жени ми UftMt и U0bix0 становитс  меньше поро га отпускани  блока 11 сравнени . т.е. практически при достижении выходным напр жением исходного значени  . При этом на выходе блока 11 устангшливаетс  нулевой си нал, после чего блок 10 пам ти внов переходит в режим слежени , сигнал сукмирующём входе 3 интегрирувхцего усилител  1 п1рнннмает нулевое значе ние, делитель 6 частоты настраиваетс  на исходный коэффициент делени и аналого-цифровой интегратор возвр цаетс  в рабочее состо ние. Таким обраэ м«, благодар  предлагаемому построению контура ограничени  н введению в интегратор токозадаюцей схемы, нелинейного элемент переключателей, соответствующим оСразом соедииенных с другими узлам устройства, достигаетс  упрощение и тегратора и расширение его функциональных возможностей, повышение точ нести интегрировани , а также обеспечиваетс  его устойчивость в режиме ограничени . Формула изобретени  1. Аналого-цифровой интегратор, содержеш ий последовательно соединенные интегрирукнций усилитель, ктшаратор , управл «« делитель частоты реверсивный счетчик импульсов, цифро аналоговый преобразователь, блок пам ти и блох сравнени , другой вход которого подключен к выходу цифроаналогового преобразовател , а выход к управл к в0му входу блока пам ти и к суммирующему входу интегрирующего усилител , и блок ограничени , вход ,которого соединен с выходом цифроаиалогового преобразовател , о т личаюцийсй тем, что, с цель повьо11ени  точности интегрировани  и упрощени  интегратора, в него введены нелинейный элемент, токозадающий блок, инвертор, элемент ИЛИ и переключатель , сигнальные входы которого соединены соответственно с первым выходом и через токозадающий блок - со вторым выходом блока ограничени , соединенным со входом нелинейного элемента, выход которого подключен к первому управл ющему входу управл емого делител  частоты, к первому входу и через инвертор - ко второму входу элемента ИЛИ и второму управл ющему входу управл емого делител  частоты, третий управл ющий вход которого соединен с выходом блока сравнени , выход элемента ИЛИ подключен к управл ющему входу переключател , выходом соединенногос суьФшрующим входом интегрирующего усилител , управл ющие входы блока ограничени  подключены к знаковым выходам 1)еверсивного счетчика импульсов , а установочный вход блока ограничени  соединен с выходом интегрирующего усилител . 2. Интегратор по п.1, о т ли -чающийс  тем, что блок ограничени  выполнен на операционном усилителе, выход которого через две цепи из последовательно соединенных первого резистора и первого диода подключен к первому выходу блока ограничени , в каждой цепи общий вывод первого резистора и первого диода через второй резистор подключен к соответствующему источнику напр жени  и через втррой диод - к соответствукадему источнику тока уставки и выходу второго и третьего переключателей соответственно, входы каждого из которых соединены соответственно с шиной нулевого потенциала и входом блока ограничени , а управл кидие входы  вл ютс  управл к цими входами блока ограничени , Источники информации, прин тые во внимание при экспертизе 1.- Патент США № 3288627, кл. G 06 G 7/18, 1975.
2. 2. Авторское свидетельство СССР 507872, кл. G 06 G 7/18, 1977 (прототип).

   iS

   к

   fi

   НЖэ-t-a-i S

   H -KhCO-MZH7 f

   Л« (/,

   лог