SU805256A1 - Устройство дл программного управлени - Google Patents
Устройство дл программного управлени Download PDFInfo
- Publication number
- SU805256A1 SU805256A1 SU792753175A SU2753175A SU805256A1 SU 805256 A1 SU805256 A1 SU 805256A1 SU 792753175 A SU792753175 A SU 792753175A SU 2753175 A SU2753175 A SU 2753175A SU 805256 A1 SU805256 A1 SU 805256A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- output
- inputs
- block
- outputs
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ
менных задержек в сравнительно широком диапазоне и обеспечение возможности изменени числа и длительности временных интервалов .
Указанна цель достигаетс тем, что устройство дл программного управлени , содержащее блок синхронизации, последовательно соединенные первый элемент И, первый счетчик импульсов, подключенный первыми выходами к первым входам вторых элементов И, третий элемент И, первый элемент НЕ и четверть1Й элемент И;, подключенный выходом ко вторым выходам вторых элементов И, последовательно соединенные генератор импульсов, второй счетчик имцульсов, группу п тых;элементов И и первый элемент ИЛИ, и последовательно соединенные блок выбора режимов и дешифратор, выходы которого срединены со вторыми входами группы п тых элементов И, содержит шестые элементы И., второй элемент НЕ, седьмой элемент И-и последовательно соединенные восьмой элемент И, дев тый элемент И, группу дес тых элементов И и вторые элементы ИЛИ, вторые входы которых соединены с выходами шестых элементов И, выходы - со вторыми входами первого счетчика импульсов , подключенного вторыми выходами через последовательно соединенные восьмой элемент И и второй элемент НЕ к первому входу первого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий вход - с первым выходом блока синхронизации, подключенного вторым вьь ходом к первым входам шестцх элементов И, третьим выходом - ко второму входу дев того элемента И, четвертым выходом - ко второму входу четвертого элемента И и к первому входу седьмого элемента И, второй вход которого соединен с выходом третьего элемента И, а вторые выходы блока выбора режимов подключены ко вторым входам группы дес тых элементов И.
На чертеже представлена функциональна х:хема устройства.
Устройство содержит пересчетный блок 1, в который вход т триггеры 2 и 3, третий элемент И 4, первый элемент НЕ 5, восьмой элемент И 6, второй элемент НЕ 7, первый элемент ИЛИ 8 и п тые элементы И 9, шестые элементы И 10, дес тые элементы И 11, вторые элементы ИЛИ 12, дев тый элемент И 13, первый элемент И 14, четвертый элемент И 15, седьмой элемент И 16, вторые элементы И 17, дешифратор 18, генератор 19 импульсов, блок 20 синхронизации, имеюш ,ий второй 21, третий 22, первый 23, и четвертый 24 выходы и блок 25 выбора режимов , а триггеры 2 и 3 образуют соответственно первый 26 и второй 27 счетчики импульсов .
Устройство работает следующим o6pa3oivi.
Дл вычислени временной задержки используетс одна команда. Комбинаци в разр дах первой части команды соответствует коду временной операции, разрешающей выработку сигналов на выходах блока 20 синхронизации . Разр ды второй части команды задают код начального установа счетчика 26. Разр ды третьей части команды задают шаг отсчета величины временных интервалов, задатчиков которых вл етс счетчик 27 и генератор 19. Оставшиес разр ды команды определ ют адрес, по которому производитс запись и считывание промежуточных результатов отсчета временных интервалов.
Рассматриваемое устройство может работать как синхронно с запоминающим устройством (ЗУ), в котором хранитс программа работы, так и асинхронно. В первом случае генератор 19 должен быть засинхронизирован циклом обращени к ЗУ, а программа может быть либо линейной, либо разница во времени прохождени ее по различным ветв м не должна превышать допустимой norpenJhfocTH. В случае асинхронности ошибки отсчета можно избежать использованием прерывани по окончании временного интервала или программными изменени ми значений полей команды и промежуточного результата. В св зи с этим дл анализа цриндипа работы устройства достаточно рассмотреть случай синхронной работы.
Перед началом работы по сигналу «Сброо триггеры 2 и 3 счетчиков блока 17 и соответствующий массив в ЗУ устанавливаютс в нулевое состо ние. Работой устройства управл ют тактовые импульсы, в.озникающие на выходах блока 20 синхронизации по команде указанного выше формата.
Рассмотрим некоторый j-ый цикл работы, св занный с подсчетом i-ro временного интервала .
При подаче первого тактового импульса с выхода блока 20 на входы элементов И 10, код промежуточного результата в соответствии с адресом через входы элементов ИЛИ 12 из ЗУ попадает на установочные входы триггеров 2. Если эти триггеры установлены в нулевое состо ние, что фиксирует выход элемента 6, то по второму тактовому импульсу с выхода блока 20, на выходе элемента 13 будет сигнал разрешени установки начального кода из ЗУ блока 25 (разр ды А-Ч-В). Этот сигнал подаетс на входы элементов 11, другие входы которых св заны с соответствующими шинами ЗУ блока 25. Код начального установа через элементы 11 и входы элементов ИЛИ 12 попадает на установочные входы триггеров 2. Если хот бы один триггер 2 счетчика 26 находитс в единичном состо нии, что фиксирует выход элемента НЕ 7, то по третьему тактовому импульсу с выхода блока 20 и сигналу с выхода элементов ИЛИ 8 элемент 14 разрешает добавление единицы по счетному входу младшего разр да этого счетчика. При этом сигнал на выходе элемента ИЛИ 8 будет иметь место при совпадении на одном из элементов 9 информации, поступающей с триггеров 3 и кода шага отсчета временных интервалов , который подаетс с ЗУ блока 25 (разр ды B-H-C) через дешифратор 18 таким образом , что выполн ютс определенные логические услови .
Процесс отсчета временных интервалов заканчиваетс , если к моменту по влени четвертого тактового импульса с выхода блока 20 все триггеры 2 наход тс в единичном состо нии. Этот факт фиксирует элемент И 4, выход которого вместе с четвертым тактовым импульсом с выхода блока 20 подаетс на входы элемента И 16. С выхода этого элемента снимаетс сигнал временной задержки , соответствующий коду начального установа и величине шага отсчета временного интервала. Процесс отсчета временного интервала не заканчиваетс , если к моменту по влени четвертого тактового импульса хот бы один из триггеров 2 находитс в нулевом состо нии. Этот факт фиксирует элемент И 15, на ;входы которого подаютс четвертый тактовый импульс с выхода блока 20, сигнал с выхода элемента НЕ 5 Дл продолжени отсчета временных интервалов в дальнейшем промежуточные результаты (состо ние триггеров 2) через элементы И 17, управл емые элементом И 15, засылаютс в ЗУ по адресу, задаваемому соответствующими разр дами команды, содержимое счетчика 27 увеличиваетс на единицу. Наступает следующий цикл и процесс работы устройства повтор етс . После обработки всех временных интервалов происходит возврат к первому и процесс работы зацикливаетс .
Использование данного устройства дл автоматизации судовых технических средств обеспечивает повышение надежности этих систем управлени за счет снижени аппаратурных затрат при реализации большого количества временных задержек в сравнительно широком диапазоне.
Claims (2)
1.Авторское свидетельство СССР № 443386, кл. G 06 F 9/00, 1973.
2.Авторское свидетельство СССР
,№ 327575, кл. Н 03 КЗ/00, 1971 (прототип).
1/ /
W
ы:
//
VJ/ у
/О
а
//
1
/
J2
Запись S ШЗ
17
ЕГИ
/г
д
I
l l
26 2
:7Т...„„
ВД,
/
„ Сброс
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792753175A SU805256A1 (ru) | 1979-04-17 | 1979-04-17 | Устройство дл программного управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792753175A SU805256A1 (ru) | 1979-04-17 | 1979-04-17 | Устройство дл программного управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU805256A1 true SU805256A1 (ru) | 1981-02-15 |
Family
ID=20822260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792753175A SU805256A1 (ru) | 1979-04-17 | 1979-04-17 | Устройство дл программного управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU805256A1 (ru) |
-
1979
- 1979-04-17 SU SU792753175A patent/SU805256A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU805256A1 (ru) | Устройство дл программного управлени | |
SU926727A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU881727A1 (ru) | Устройство дл сбора дискретной информации | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU1179375A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1287138A1 (ru) | Устройство дл синхронизации вычислительной системы | |
SU830310A1 (ru) | Устройство дл программногоупРАВлЕНи | |
SU1206795A2 (ru) | Устройство дл моделировани отказов в сложных системах | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU798718A1 (ru) | Устройство дл программного управлени СиСТЕМАМи КОНТРОл АппАРАТуРы | |
SU1145335A1 (ru) | Распределитель импульсов | |
SU1176439A1 (ru) | Умножитель частоты | |
SU1580542A1 (ru) | Формирователь импульсов | |
SU1273938A1 (ru) | Устройство дл сопр жени ЦВМ с датчиками | |
SU790197A1 (ru) | Формирователь импульсных последовательностей | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1106013A1 (ru) | Аналого-цифровой преобразователь | |
SU1439564A1 (ru) | Генератор тестовых воздействий | |
SU1490676A1 (ru) | Микропрограммное устройство управлени | |
SU1061128A1 (ru) | Устройство дл ввода-вывода информации | |
SU1269130A1 (ru) | Вычислительное устройство дл реализации логических функций | |
SU1003315A1 (ru) | Устройство дл управлени периодом следовани импульсов | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU807219A1 (ru) | Устройство дл программногоупРАВлЕНи Об'ЕКТАМи | |
SU708367A1 (ru) | Устройство дл моделировани сетевых графиков |