SU800999A1 - Multiplier of two analogue signals - Google Patents

Multiplier of two analogue signals Download PDF

Info

Publication number
SU800999A1
SU800999A1 SU782610479A SU2610479A SU800999A1 SU 800999 A1 SU800999 A1 SU 800999A1 SU 782610479 A SU782610479 A SU 782610479A SU 2610479 A SU2610479 A SU 2610479A SU 800999 A1 SU800999 A1 SU 800999A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
multiplier
signals
signal
Prior art date
Application number
SU782610479A
Other languages
Russian (ru)
Inventor
Николай Петрович Алимов
Павел Наумович Лойтер
Леонид Тимофеевич Туев
Original Assignee
Предприятие П/Я А-1705
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1705 filed Critical Предприятие П/Я А-1705
Priority to SU782610479A priority Critical patent/SU800999A1/en
Application granted granted Critical
Publication of SU800999A1 publication Critical patent/SU800999A1/en

Links

Landscapes

  • Amplifiers (AREA)

Description

1one

Изобретение относитс  к вычислиельной технике.The invention relates to computing technology.

Извест-но устройство дл  перемноени  аналоговых сигналов, содержаее рсновной аналоговый умножитель , выход которого соединен с входом операционного усилител , охваченного отрицательной обратной св зью, и - цепь.компенсации нелинейности по первому входу умножител  в предположении , что нелинейность по второму входу мала fl .A device for interchanging analog signals, containing the main analog multiplier, the output of which is connected to the input of an operational amplifier covered by negative feedback, and is the circuit for compensating nonlinearity at the first input of the multiplier under the assumption that the nonlinearity at the second input is small fl, is known.

Недостатком известного устройства  вл етс  нелинейность.A disadvantage of the prior art is non-linearity.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее аналоговый умножитель, входы которого соединены с входными шинами, а выход через резистор соединен с суммирующим входом операционного усилител , соединенным через второй резистор с общей шиной, причем выход операционного усилител  соединен с его вычитающим входом через третий резистор и цепь компенсации 2.The closest in technical essence to the present invention is a device containing an analog multiplier, the inputs of which are connected to the input buses, and the output through a resistor is connected to the summing input of an operational amplifier connected through a second resistor to the common bus, and the output of the operational amplifier is connected to its subtractive input through the third resistor and compensation circuit 2.

Однако такое устройство не обеспечивает достаточной компенсации остаточного напр жени .However, such a device does not provide sufficient compensation for the residual voltage.

Цель изобретени  - повышений стС пени компе,нсации остаточного напри жени .The purpose of the invention is to increase STS penalties for the computer, residual pressure.

Поставленна  цель достигаетс  тем, что в устройство перемножени  двух аналоговых сигналов содержащее, аналоговый умножитель, входы которого соединены с входными шинами, а выход через резистор соединен с суммирую0 щим входом операционного усилител , соединенного через второй резистор с общей шиной, причем выход операционного усилител  соединен с его вычитающим входом через третий резистор The goal is achieved by the fact that the multiplying device of two analog signals contains an analog multiplier, whose inputs are connected to input buses, and the output through a resistor is connected to the summing input of an operational amplifier connected through a second resistor to a common bus, and the output of the operational amplifier is connected to its subtracting input through the third resistor

5 И цепь компенсации введен дополнительный резистор, а цепь компенсации выполнена из двух дополнительных аналоговых умножителей, первые входы KOTOpfciJi соединены с общей шиной, второй вход каждого из которых соединен с одной из входных шин, а выход через дополнительный резистор соединен с вычитающим входом операционного усилител .5 And an additional resistor is added to the compensation circuit, and the compensation circuit is made of two additional analog multipliers, the first inputs of KOTOpfciJi are connected to a common bus, the second input of each of which is connected to one of the input buses, and the output through an additional resistor is connected to the subtractive input of an operational amplifier.

5five

На чертеже приведена структурна  электрическа  схема предлагаемого устройства.The drawing shows a structural electrical circuit of the proposed device.

Claims (2)

Устройство содержит аналоговые умножители 1-3, резисторы 4-8, операционный усилитель 9. Входные сигналы поданы иа входные шины 10 и 11 выходной сигнал снимаетс  с выхода Предлагаемое устройство работает следующим образом. Умножае;мые сигналы U и U,. поступают соответственно на первый и второй вход аналогового умножител  1. и одновременно на вход первого умножител  2 и вход второго умножите л  3 . При этом на вгзжоде ансиюгово1:а умножител  1 выдел етс  сигнал v, подключенный к шине сн1нал, скгнгдл, поданный на шину АХ.ДУ - остаточные сигналы. Иа выходе умножител  2 выдел етс  сигнал Ьых.2 х-° ° 3 выдел етс На выходе умножител  сигнал W..С вглходов B,dex,TpeK умножителей сигналы поступа. .операционный усилитель 9 . П ptj соо t%е т.g ув ующем выборе ре;зисторои коэффициенты Передачи операционного усилител  9 дл  каждого входного сигнала равны, в результате алгебраического суммировани  сигналов Ug,,, , ие„,и и,,,, на выходе 12 выдел етс  сигнал &bi)i. SЫx. tox. ВЫ.1 х V Формула изобретени  Перемножитель двух аналоговых сигналов , содержаи5нй аналоговый умножитель , входы которого соединены с входными шинами, а выход через резистор соединён с суммирующим входом операционного усилител , соединенным через второй резистор с общей шиной, причем выход операционного усилител  соединен с его вычитающим входом через третий рейистор и цепь компенсации , о т л и ч а ющ и и с   тем, что, с целью повышени  ;:;.епени компенсации остаточного напр жени  и него введен дополнительный резистор а цепь компенсации выполнена из двух дополнительных аналоговых умножителей , первые входы которых соединены с общей шиной,, второй вход кажддго из которых соединен с одной из входных шин, а выход через до.полнительный резистор соединен с вычитающим входом операционно.го усилител . Источники иь формации, прин тые во внимание при экспертизе 1.Справочник по нелинейньм схемам. Под. ред. Д.Шейнгольда. Мир 1977, с. 241. The device contains analog multipliers 1-3, resistors 4-8, operational amplifier 9. Input signals are fed and input buses 10 and 11 output signal is removed from the output. The proposed device works as follows. Multiply; my signals are U and U ,. arrive respectively at the first and second input of the analog multiplier 1. and at the same time to the input of the first multiplier 2 and the input of the second multiply l 3. At the same time, on the internal channel: 1 and multiplier 1, the signal v is connected, connected to the bus sn1nal, skngdl, fed to the bus AH.DU - residual signals. At the output of the multiplier 2, the signal Lx2x- ° ° 3 is extracted. At the output of the multiplier, the signal W.C is received from the inputs B, dex, TpeK of the multipliers, the input signals. Operational amplifier 9. Ptj coo t% e .g by the choice of resistor transistors, the transmitting coefficients of operational amplifier 9 are equal for each input signal, as a result of algebraic summation of the signals Ug ,,,, е &, and, ,,,, at output 12, signal & i) i. Six. tox. YO1 x V Formula of the Invention A multiplier of two analog signals, containing an analog multiplier, whose inputs are connected to input buses, and the output through a resistor is connected to the summing input of an operational amplifier connected through a second resistor to a common bus, and the output of the operational amplifier is connected to its subtractive the input through the third reistor and the compensation circuit, so that, in order to increase;:;. the residual voltage compensation level and it has an additional resistor, and the compensation circuit you olnena two additional analog multipliers, first inputs of which are connected to a common bus ,, kazhddgo second input of which is connected to one of the input lines and the output through the resistor coupled to do.polnitelny subtraction input operatsionno.go amplifier. Sources of formations taken into account in the examination 1. Reference book on non-linear schemes. Under. ed. D.Shejngolda. World 1977, p. 241. 2. Патент Японии t 33309, кл. 110 Н 2, 29.09.71.2. Japan patent t 33309, cl. 110 H 2, 09.29.71.
SU782610479A 1978-05-03 1978-05-03 Multiplier of two analogue signals SU800999A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782610479A SU800999A1 (en) 1978-05-03 1978-05-03 Multiplier of two analogue signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782610479A SU800999A1 (en) 1978-05-03 1978-05-03 Multiplier of two analogue signals

Publications (1)

Publication Number Publication Date
SU800999A1 true SU800999A1 (en) 1981-01-30

Family

ID=20762374

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782610479A SU800999A1 (en) 1978-05-03 1978-05-03 Multiplier of two analogue signals

Country Status (1)

Country Link
SU (1) SU800999A1 (en)

Similar Documents

Publication Publication Date Title
AU553405B2 (en) Circuit for operating galois field
AU5665486A (en) Signal processing device with a level adapter circuit
SU800999A1 (en) Multiplier of two analogue signals
US5408142A (en) Hold circuit
NO802685L (en) ADAPTIVE EQUALIZER.
JPS5933935A (en) Signal disturbance suppressing device
ATE11350T1 (en) CONVERGENCE CONTROL DEVICE FOR A DIGITAL ECHO CANCELLATOR.
ATE42880T1 (en) INTERMEDIATE FREQUENCY (IF) TRANSVERSAL EQUALIZERS.
SU1003103A1 (en) Multiplier
SU1254513A1 (en) Device for simulating linear systems for restoration of signals
US4672644A (en) Compensator for charge transfer inefficiency in charge coupled devices
James Homology with zero coefficients
GB1596214A (en) Signal transformation apparatus
SU1501054A1 (en) Digital integrator for solving terminal problems
SU1292176A1 (en) Pulse multiplier
SU935976A1 (en) Current adder
SU926673A1 (en) Multiplying device
SU1583935A1 (en) Device for multiplying by coefficient
SU596965A1 (en) Divider
JPS5539905A (en) Coefficient multiplying system of digital differential analyzer
GB727596A (en) Improvements in or relating to electronic computers
SU922784A1 (en) Device for multiplying electrical signals
SU1101843A1 (en) Multiplication device
SU767782A1 (en) Functional piecewise-non-linear approximation converter
SU468246A1 (en) Apparatus for calculating Fourier coefficients